Digital Signal Processor Hi-Perion Family

■Hi-Perion Family

 

 

 

 

 

 

 

Hard-Macro

DTV

 

Hi-Perion32

 

 

 

 

 

 

 

 

(0.25 µ 120 MIPS)@2.5V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DVD, AV-Receiver

32 bit-DSP

 

 

 

 

Hard-Macro

 

 

 

 

100 MIPS~

 

 

 

 

 

(0.25 µ 80 MIPS)@2.5V

 

 

 

 

 

 

Firm ware Transfer

MB86345

 

 

 

 

 

 

 

32 bit Enhance

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

AC-3, MPEG-Audio, etc.

 

 

 

 

 

 

 

 

 

 

Firm ware on MUCAP

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W-CDMA, PDC

 

 

 

 

 

 

 

Hard-Macro

 

 

 

 

 

 

 

 

 

 

(0.25 µ MT-CMOS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0.15 mW/MIPS@1.2 V)

 

MB86335

 

 

 

 

 

 

 

16 bit-DSP

Hi-Perion2

 

 

 

 

 

 

W-CDMA, PDC

 

 

 

Hard-Macro

 

 

 

120 MIPS

 

 

 

 

 

(0.25 µ 0.12 mW/MIPS@1.8 V)

 

 

 

 

 

 

 

Hi-Perion1

 

 

 

Hard-Macro

PDC, G.lite (0.25 µ 0.3~0.4 mW/MIPS@2.2 V)

 

 

 

 

 

: DSP core(RAM version DSP)

 

 

100 MIPS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MB86330/331

 

 

 

 

 

 

 

 

 

 

 

 

: Hard-Macro(System LSI)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

'98

 

 

 

'99

 

 

 

'2000

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Part

Operating

 

 

Package

 

 

 

 

Features

 

 

 

 

Number

Power Supply

 

QFP

PGA

 

 

 

 

 

 

 

 

Voltage(V)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Fixed point operations: Multiplication

16bit ⋅ 16bit → 31bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Addition

40bit

+

40bit

→ 40bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Sum of products 40bit

±

16bit

⋅ 16 bit → 40bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Processing performance 100MIPS max.

 

 

 

 

 

 

 

 

 

 

Data RAM: dual-port simultaneous access structure

 

 

 

 

 

 

 

 

 

 

 

Supports external RAM (ERAM)

 

 

 

 

 

 

 

MB86330

3.3 single

 

 

256C

Uses memory-mapped I/O (I/O is assigned to addresses in the memory space.)

 

 

Instruction RAM ← 48KW x 16-bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Table RAM

←

16KW x 16-bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Addressing:

Two independent addressing units

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Eight general-purpose registers

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Register-update addressing

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Circular addressing

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Two address update registers

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Fixed point operations: Multiplication

16bit ⋅ 16bit → 31bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Addition

40bit

+

40bit

→ 40bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Sum of products 40bit

±

16bit

⋅ 16bit → 40bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Processing performance 80MIPS max.@2.5 V

 

 

 

 

 

 

 

 

 

 

Data RAM: dual-port simultaneous access structure

 

 

 

 

 

 

 

 

 

 

 

Supports external RAM (ERAM)

 

 

 

 

 

 

 

MB86331

3.3 single

 

208P

Uses memory-mapped I/O (I/O is assigned to addresses in the memory space.)

 

Instruction RAM ← 62KW x 16-bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Table RAM

←

20KW x 16-bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Addressing:

Two independent addressing units

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Eight general-purpose registers

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Register-update addressing

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Circular addressing

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Two address update registers

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Fixed point operations: Multiplication

16bit ⋅ 16bit → 31bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Addition

40bit

+

40bit

→ 40bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Sum of products 40bit

±

16bit

⋅ 16bit → 40bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Processing performance 120MIPS max.@2.5 V

 

 

 

 

 

 

 

 

 

 

Data RAM: dual-port simultaneous access structure

 

 

 

 

 

 

 

 

 

 

 

Supports external RAM (ERAM)

 

 

 

 

 

 

 

MB86335

3.3 single

 

208P

Uses memory-mapped I/O (I/O is assigned to addresses in the memory space.)

 

Instruction RAM ← 62KW x 16-bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Table RAM

←

32KW x 16-bit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Addressing:

Two independent addressing units

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Eight general-purpose registers

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Register-update addressing

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Circular addressing

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Two address update registers

 

 

 

 

Packages: P -

plastic, C - ceramic

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Digital signal

processor

 

 

273