LG Electronics 55LA965V/W/9-ZA DDR PHY VREF

THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
U_MMCSA0
U_MMODTA
U_MMBKA0
U_MMBKA2
U_MMWEA
U_MMCASA
U_MMRASA
U_MMBKA1
U_MMCKEA
U_MMDMA0
U_MMDMA1
U_MMDQSAP0
U_MMDQSAN0
U_MMDQSAP1
U_MMDQSAN1
U_MMCKAP0
U_MMCKAN0
U_MMDQSBN0
U_MMDB7
R170622
U_MMAB0
U_MMAB11
U_MMAB8
U_MMDB11
U_MMAB15
U_MMDB6
U_MMDB5
U_MMDB4
U_MMAB7
U_MMAB6
U_MMAB5
U_MMWEB
U_MMDQSBN1
U_MMDB9
U_MMODTB
U_MMRASB
U_MMDB0
U_MMDB3
R170722
U_MMAB2
U_MMDQSBP1
U_MMCASB
U_MMAB3
U_MMDQSBP0
U_MMDB12
U_MMDB10
U_MMAB14
U_MMCKBN0
U_MMCKEB
U_MMAB12
U_MMBKB0
U_MMDB15
U_MMAB4
U_MMDMB0
U_MMBKB1
U_MMDB8
U_MMDB13
U_MMDB1
U_MMDMB1
U_MMDB2
U_MMAB1
U_MMAB10
U_MMDB14
U_MMAB13
U_MMCSB0
U_MMAB9
U_MMCKBP0
U_MMBKB2
R1750
56
U_MMAA13
U_MMAA14
U_MMAA10
U_MVREFCA_A0
U_MMDA8
U_MMAA7
AVDD_DDR_URSA7
U_MMDMA1
U_MMDMA0
U_MMDA7
U_MMAA1
U_MMWEA
U_MMRASA
U_MMAA11
U_MVREFDQ_A0
R1751
56
U_MMCSA0
U_MMAA12
U_MMDQSAP0
U_MMDA9
U_MMDA2
U_MMDA0
C1750
0.01uF
U_MMDA12
U_MMDA4
H5TQ1G63EFR-PBC
IC2600
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
NC_7
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA M8
VREFDQ H1
ZQ L8
VDD_1 B2
VDD_2 D9
VDD_3 G7
VDD_4 K2
VDD_5 K8
VDD_6 N1
VDD_7 N9
VDD_8 R1
VDD_9 R9
VDDQ_1 A1
VDDQ_2 A8
VDDQ_3 C1
VDDQ_4 C9
VDDQ_5 D2
VDDQ_6 E9
VDDQ_7 F1
VDDQ_8 H2
VDDQ_9 H9
NC_1 J1
NC_2 J9
NC_3 L1
NC_4 L9
NC_6 T7
VSS_1 A9
VSS_2 B3
VSS_3 E1
VSS_4 G8
VSS_5 J2
VSS_6 J8
VSS_7 M1
VSS_8 M9
VSS_9 P1
VSS_10 P9
VSS_11 T1
VSS_12 T9
VSSQ_1 B1
VSSQ_2 B9
VSSQ_3 D1
VSSQ_4 D8
VSSQ_5 E2
VSSQ_6 E8
VSSQ_7 F9
VSSQ_8 G1
VSSQ_9 G9
U_MMCKAP0
U_MMAA8
U_MMDA14
U_MMDQSAN0
U_MMDA13
U_MMBKA0
U_MMDA5
U_MMAA0
U_MMCASA
U_MMBKA1
U_MMDA15
R1713 240
1%
U_MMAA3
U_MMDA10
U_MMAA2
U_MMAA4
U_MMCKAN0
U_MMDA3
U_MMDQSAP1
U_MMRESETA
U_MMODTA
U_MMAA6
U_MMDA1
U_MMAA9
U_MMCKEA
U_MMDA11
AVDD_DDR_URSA7
U_MMDQSAN1
U_MMDA6
U_MMAA15
U_MMAA5
U_MMBKA2
U_MMAA1
U_MMAA0
U_MMAA14
U_MMAA13
U_MMAA4
U_MMAA6
U_MMAA5
U_MMAA2
U_MMAA7
U_MMAA11
U_MMAA8
U_MMAA15
U_MMAA9
U_MMAA12
U_MMAA3
U_MMAA10
U_MMDA10
U_MMDA3
U_MMDA12
U_MMDA9
U_MMDA8
U_MMDA11
U_MMDA7
U_MMDA2
U_MMDA5
U_MMDA6
U_MMDA4
U_MMDA13
U_MMDA14
U_MMDA0
U_MMDA1
U_MMDA15
U_MMCKBN0
R1714
56
AVDD_DDR_URSA7
C1704
0.1uF
U_MMDB11
C1706
0.1uF
U_MMDQSBN0
U_MMDB15
AVDD_DDR_URSA7
U_MMAB1
U_MMDB6
U_MMDMB1
AVDD_DDR_URSA7
U_MMAB10
AVDD_DDR_URSA7U_MVREFCA_B0
U_MMDB14
U_MMCKEB
R1715 240
1%
C1709
0.01uF
R1702
1K
1%
U_MMCSB0
C1701
1000pF
U_MMAB15
U_MMAB0
U_MMWEB
U_MMCASB
R1705
1K
1%
R1712
56
R1709
1K
1%
U_MMAB5
R1710
1K
1%
U_MMDB3
U_MVREFDQ_B0
U_MMBKB0
U_MMAB9
U_MMCKBP0
R1711
1K
1%
U_MVREFCA_A0
U_MMDB2
U_MMAB4
U_MMDQSBP1
U_MMAB12
U_MVREFDQ_B0
U_MMDB13
U_MMDB8
U_MMAB7
U_MVREFDQ_A0
U_MMDB9
U_MMAB2
U_MMDQSBP0
AVDD_DDR_URSA7
U_MMAB6
U_MMDB12
C1702
0.1uF
H5TQ1G63EFR-PBC
IC2800
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
NC_7
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA M8
VREFDQ H1
ZQ L8
VDD_1 B2
VDD_2 D9
VDD_3 G7
VDD_4 K2
VDD_5 K8
VDD_6 N1
VDD_7 N9
VDD_8 R1
VDD_9 R9
VDDQ_1 A1
VDDQ_2 A8
VDDQ_3 C1
VDDQ_4 C9
VDDQ_5 D2
VDDQ_6 E9
VDDQ_7 F1
VDDQ_8 H2
VDDQ_9 H9
NC_1 J1
NC_2 J9
NC_3 L1
NC_4 L9
NC_6 T7
VSS_1 A9
VSS_2 B3
VSS_3 E1
VSS_4 G8
VSS_5 J2
VSS_6 J8
VSS_7 M1
VSS_8 M9
VSS_9 P1
VSS_10 P9
VSS_11 T1
VSS_12 T9
VSSQ_1 B1
VSSQ_2 B9
VSSQ_3 D1
VSSQ_4 D8
VSSQ_5 E2
VSSQ_6 E8
VSSQ_7 F9
VSSQ_8 G1
VSSQ_9 G9
U_MMAB3
R1704
1K
1%
U_MVREFCA_B0
C1705
1000pF
U_MMDB10
U_MMODTB
U_MMAB8
U_MMDB0
C1700
0.1uF
U_MMAB11
U_MMDB1
U_MMDB5
AVDD_DDR_URSA7
U_MMAB14
C1703
1000pF
U_MMDB7
U_MMBKB2
C1707
1000pF
U_MMBKB1
U_MMDMB0
R1708
1K
1%
U_MMDB4
U_MMRASB
U_MMRESETB
R1703
1K
1%
U_MMDQSBN1
U_MMAB13
C1708
0.1uF
16V
C1710
0.1uF
16V
C1716
10uF
10V
+1.5V_P_DDR AVDD_DDR_URSA7
C1712
0.1uF
16V
C1715
1uF
10V
C1711
0.1uF
16V
C1713
0.1uF
16V
C1717
10uF
10V
OPT
R1701 22
R1700 22
U_MMRESETA U_MMRESETB
C1718
0.1uF
16V
C1722
1uF
10V
C1714
0.1uF
16V
C1724
10uF
10V
OPT
C1719
0.1uF
16V
C1721
0.1uF
16V
AVDD_DDR_URSA7
C1723
10uF
10V
C1720
0.1uF
16V
L1700
IC2500
LGE7410
A_DDR3_A0
D15
A_DDR3_A1
B11
A_DDR3_A2
D14
A_DDR3_A3
D12
A_DDR3_A4
B12
A_DDR3_A5
D13
A_DDR3_A6
A12
A_DDR3_A7
E12
A_DDR3_A8
D17
A_DDR3_A9
C9
A_DDR3_A10
B13
A_DDR3_A11
D16
A_DDR3_A12
E16
A_DDR3_A13
A9
A_DDR3_A14
A11
A_DDR3_A15
E15
A_DDR3_BA0
D11
A_DDR3_BA1
E17
A_DDR3_BA2
E11
A_DDR3_RASZ
E14
A_DDR3_CASZ
B10
A_DDR3_WEZ
C10
A_DDR3_ODT
E10
A_DDR3_CKE
C14
A_DDR3_RESETB
E13
A_DDR3_MCLK
C15
A_DDR3_MCLKZ
A14
A_DDR3_CSB1
D10
A_DDR3_CSB2
F10
A_DDR3_DQ0
D22
A_DDR3_DQ1
D18
A_DDR3_DQ2
D23
A_DDR3_DQ3
D19
A_DDR3_DQ4
B21
A_DDR3_DQ5
B15
A_DDR3_DQ6
A21
A_DDR3_DQ7
C16
A_DDR3_DQ8
B17
A_DDR3_DQ9
D21
A_DDR3_DQ10
E18
A_DDR3_DQ11
B20
A_DDR3_DQ12
D20
A_DDR3_DQ13
E21
A_DDR3_DQ14
E19
A_DDR3_DQ15
E20
A_DDR3_DM0
C17
A_DDR3_DM1
A20
A_DDR3_DQS0
B19
A_DDR3_DQS0B
C19
A_DDR3_DQS1
A18
A_DDR3_DQS1B
C18
A_DDR3_DQ16
C28
A_DDR3_DQ17
E22
A_DDR3_DQ18
B28
A_DDR3_DQ19
E23
A_DDR3_DQ20
A29
A_DDR3_DQ21
B22
A_DDR3_DQ22
B29
A_DDR3_DQ23
C23
A_DDR3_DQ24
D25
A_DDR3_DQ25
D27
A_DDR3_DQ26
E24
A_DDR3_DQ27
C27
A_DDR3_DQ28
D26
A_DDR3_DQ29
B26
A_DDR3_DQ30
E25
A_DDR3_DQ31
C26
A_DDR3_DM2
D24
A_DDR3_DM3
A27
A_DDR3_DQS2
C25
A_DDR3_DQS2B
B24
A_DDR3_DQS3
C24
A_DDR3_DQS3B
A23
B_DDR3_A0 H29
B_DDR3_A1 E31
B_DDR3_A2 G29
B_DDR3_A3 C30
B_DDR3_A4 F30
B_DDR3_A5 B31
B_DDR3_A6 F32
B_DDR3_A7 G28
B_DDR3_A8 K29
B_DDR3_A9 C31
B_DDR3_A10 G31
B_DDR3_A11 J29
B_DDR3_A12 L28
B_DDR3_A13 C32
B_DDR3_A14 E30
B_DDR3_A15 K28
B_DDR3_BA0 B30
B_DDR3_BA1 M28
B_DDR3_BA2 F29
B_DDR3_RASZ J28
B_DDR3_CASZ D31
B_DDR3_WEZ D32
B_DDR3_ODT E29
B_DDR3_CKE G30
B_DDR3_RESETB H28
B_DDR3_MCLK J31
B_DDR3_MCLKZ H30
B_DDR3_CSB1 A30
B_DDR3_CSB2 D29
B_DDR3_DQ0 R29
B_DDR3_DQ1 L29
B_DDR3_DQ2 T29
B_DDR3_DQ3 M29
B_DDR3_DQ4 R30
B_DDR3_DQ5 J30
B_DDR3_DQ6 R32
B_DDR3_DQ7 K32
B_DDR3_DQ8 L31
B_DDR3_DQ9 P29
B_DDR3_DQ10 N28
B_DDR3_DQ11 P31
B_DDR3_DQ12 N29
B_DDR3_DQ13 T28
B_DDR3_DQ14 P28
B_DDR3_DQ15 R28
B_DDR3_DM0 K30
B_DDR3_DM1 P30
B_DDR3_DQS0 N31
B_DDR3_DQS0B N32
B_DDR3_DQS1 M32
B_DDR3_DQS1B M31
B_DDR3_DQ16 AB32
B_DDR3_DQ17 U28
B_DDR3_DQ18 AB31
B_DDR3_DQ19 V28
B_DDR3_DQ20 AC30
B_DDR3_DQ21 T31
B_DDR3_DQ22 AC31
B_DDR3_DQ23 T30
B_DDR3_DQ24 V29
B_DDR3_DQ25 Y29
B_DDR3_DQ26 W28
B_DDR3_DQ27 AA31
B_DDR3_DQ28 W29
B_DDR3_DQ29 Y31
B_DDR3_DQ30 Y28
B_DDR3_DQ31 W30
B_DDR3_DM2 U29
B_DDR3_DM3 AA32
B_DDR3_DQS2 W32
B_DDR3_DQS2B V30
B_DDR3_DQS3 V31
B_DDR3_DQS3B U30
17 22
2013.03.18
URSA7_DDR_A
EAX65309301
DDR PHY VREF
Close to DDR POWER PIN
Close to DDR POWER PIN
Copyright © 2013 LG Electronics. Inc. All rights reserved.
Only for training and service purposes
LGE Internal Use Only