THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
D13_DDR_A[12]
D13_DDR_A[11]
D13_DDR_A[10]
D13_DDR_A[9]
D13_DDR_A[8]
D13_DDR_A[7]
D13_DDR_A[6]
D13_DDR_A[5]
D13_DDR_A[4]
D13_DDR_A[3]
D13_DDR_A[2]
D13_DDR_A[1]
D13_DDR_A[0] D13_DDR_A[0]
D13_DDR_A[1]
D13_DDR_A[2]
D13_DDR_A[3]
D13_DDR_A[4]
D13_DDR_A[5]
D13_DDR_A[6]
D13_DDR_A[7]
D13_DDR_A[8]
D13_DDR_A[9]
D13_DDR_A[10]
D13_DDR_A[11]
D13_DDR_A[12]
D13_DDR_A[0]
D13_DDR_A[1]
D13_DDR_A[2]
D13_DDR_A[3]
D13_DDR_A[4]
D13_DDR_A[5]
D13_DDR_A[6]
D13_DDR_A[7]
D13_DDR_A[8]
D13_DDR_A[9]
D13_DDR_A[10]
D13_DDR_A[11]
D13_DDR_A[12]
D13_DDR_DQ[15]
D13_DDR_DQ[14]
D13_DDR_DQ[13]
D13_DDR_DQ[12]
D13_DDR_DQ[11]
D13_DDR_DQ[10]
D13_DDR_DQ[9]
D13_DDR_DQ[8]
D13_DDR_DQ[7]
D13_DDR_DQ[6]
D13_DDR_DQ[5]
D13_DDR_DQ[4]
D13_DDR_DQ[3]
D13_DDR_DQ[2]
D13_DDR_DQ[1]
D13_DDR_DQ[0]
D13_DDR_DQ[0]
D13_DDR_DQ[1]
D13_DDR_DQ[2]
D13_DDR_DQ[3]
D13_DDR_DQ[4]
D13_DDR_DQ[5]
D13_DDR_DQ[6]
D13_DDR_DQ[7]
D13_DDR_DQ[8]
D13_DDR_DQ[9]
D13_DDR_DQ[10]
D13_DDR_DQ[11]
D13_DDR_DQ[12]
D13_DDR_DQ[13]
D13_DDR_DQ[14]
D13_DDR_DQ[15]
D13_DDR_DQ[16]
D13_DDR_DQ[17]
D13_DDR_DQ[18]
D13_DDR_DQ[19]
D13_DDR_DQ[20]
D13_DDR_DQ[21]
D13_DDR_DQ[22]
D13_DDR_DQ[23]
D13_DDR_DQ[24]
D13_DDR_DQ[25]
D13_DDR_DQ[26]
D13_DDR_DQ[27]
D13_DDR_DQ[28]
D13_DDR_DQ[29]
D13_DDR_DQ[30]
D13_DDR_DQ[31]
D13_DDR_DQ[18]
D13_DDR_DQ[19]
D13_DDR_DQ[20]
D13_DDR_DQ[21]
D13_DDR_DQ[22]
D13_DDR_DQ[23]
D13_DDR_DQ[24]
D13_DDR_DQ[25]
D13_DDR_DQ[26]
D13_DDR_DQ[27]
D13_DDR_DQ[28]
D13_DDR_DQ[29]
D13_DDR_DQ[30]
D13_DDR_DQ[31]
D13_DDR_DQ[17]
D13_DDR_DQ[16]
D13_DDR_A[13]
D13_DDR_A[13] D13_DDR_A[13]
D13_DDR_DQ[0-15]
D13_DDR_DQS[0]
D13_DDR_DQ[0-15] D13_DDR_DQ[16-31]
D13_DDR_A[0-13]
D13_DDR_DQS[0]
D13_DDR_DQS[1]
D13_DDR_DQS[1]
D13_DDR_DQS[2]
D13_DDR_DQS[2]
D13_DDR_DQS[3]
D13_DDR_DQS[3] D13_DDR_DQS[1]
D13_DDR_DQS[1]
D13_DDR_DQS[0]
D13_DDR_DQS[0] D13_DDR_DQS[2]
D13_DDR_DQS[3]
D13_DDR_DQS[2]
D13_DDR_DQS[3]
D13_DDR_BA[0]
D13_DDR_BA[1]
D13_DDR_BA[2]
D13_D1_CLK
D13_D1_CLK
D13_D0_CLK
D13_D0_CLK
D13_DDR_CKE
D13_DDR_RAS
D13_DDR_WE
D13_DDR_ODT
D13_DDR_CAS
D13_DDR_RESET
D13_DDR_DM[1]
D13_DDR_DM[3]
D13_DDR_DM[0]
D13_DDR_DM[2]
D13_DDR_BA[0]
D13_DDR_BA[1]
D13_DDR_BA[2]
D13_D0_CLK
D13_DDR_CKE
D13_D0_CLK
D13_DDR_RAS
D13_DDR_ODT
D13_DDR_CAS
D13_DDR_RESET
D13_DDR_WE
D13_DDR_DM[0]
D13_DDR_DM[1]
D13_D1_CLK
D13_DDR_RESET
D13_D1_CLK
D13_DDR_BA[0]
D13_DDR_ODT
D13_DDR_WE
D13_DDR_BA[2]
D13_DDR_BA[1]
D13_DDR_CKE
D13_DDR_RAS
D13_DDR_CAS
D13_DDR_DM[2]
D13_DDR_DM[3]
D13_DDR_DQ[16-31]
D13_DDR_A[0-13] D13_DDR_A[0-13]
R12100
240
1%
R12114
240
1%
R12109
240
1%
C12100
0.1uF
R12104
1K 1%
D13_D1_CLK
R12108
10K
C12102
0.1uF
R12105
1K 1%
R12112
1K 1%
R12101
100
R12111
1K 1%
R12110
1K 1%
D13_D0_CLK
VDDC15_D13_DDR
C12101
0.1uF
R12107
1K 1%
R12106
1K 1%
C12103
0.1uF
D13_D1_CLK
D13_DDR_CKE
D13_D0_CLK
D13_DDR_RESET
R12102
10K
R12103
100
R12113
1K 1%
D13_DDR0_VREFCA
D13_DDR0_VREFDQ
D13_DDR1_VREFCA
D13_DDR1_VREFDQ
VDDC15_D13_DDR
VDDC15_D13_DDR
C12104 0.1uF
C12105 0.1uF C12106 0.1uF
C12107 0.1uF
D13_DDR1_VREFDQ
VDDC15_D13_DDR
D13_DDR1_VREFCA
VDDC15_D13_DDR
D13_DDR0_VREFDQ
VDDC15_D13_DDR
D13_DDR0_VREFCA
VDDC15_D13_DDR

H5TQ2G63DFR-PBC

IC12100

A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA M8
VREFDQ H1
ZQ L8
VDD_1 B2
VDD_2 D9
VDD_3 G7
VDD_4 K2
VDD_5 K8
VDD_6 N1
VDD_7 N9
VDD_8 R1
VDD_9 R9
VDDQ_1 A1
VDDQ_2 A8
VDDQ_3 C1
VDDQ_4 C9
VDDQ_5 D2
VDDQ_6 E9
VDDQ_7 F1
VDDQ_8 H2
VDDQ_9 H9
NC_1 J1
NC_2 J9
NC_3 L1
NC_4 L9
NC_6 T7
VSS_1 A9
VSS_2 B3
VSS_3 E1
VSS_4 G8
VSS_5 J2
VSS_6 J8
VSS_7 M1
VSS_8 M9
VSS_9 P1
VSS_10 P9
VSS_11 T1
VSS_12 T9
VSSQ_1 B1
VSSQ_2 B9
VSSQ_3 D1
VSSQ_4 D8
VSSQ_5 E2
VSSQ_6 E8
VSSQ_7 F9
VSSQ_8 G1
VSSQ_9 G9

H5TQ2G63DFR-PBC

IC12101

A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC
N7
A13
T3
NC_5
M7
BA0
M2
BA1
N8
BA2
M3
CK
J7
CK
K7
CKE
K9
CS
L2
ODT
K1
RAS
J3
CAS
K3
WE
L3
RESET
T2
DQSL
F3
DQSL
G3
DQSU
C7
DQSU
B7
DML
E7
DMU
D3
DQL0
E3
DQL1
F7
DQL2
F2
DQL3
F8
DQL4
H3
DQL5
H8
DQL6
G2
DQL7
H7
DQU0
D7
DQU1
C3
DQU2
C8
DQU3
C2
DQU4
A7
DQU5
A2
DQU6
B8
DQU7
A3
VREFCA M8
VREFDQ H1
ZQ L8
VDD_1 B2
VDD_2 D9
VDD_3 G7
VDD_4 K2
VDD_5 K8
VDD_6 N1
VDD_7 N9
VDD_8 R1
VDD_9 R9
VDDQ_1 A1
VDDQ_2 A8
VDDQ_3 C1
VDDQ_4 C9
VDDQ_5 D2
VDDQ_6 E9
VDDQ_7 F1
VDDQ_8 H2
VDDQ_9 H9
NC_1 J1
NC_2 J9
NC_3 L1
NC_4 L9
NC_6 T7
VSS_1 A9
VSS_2 B3
VSS_3 E1
VSS_4 G8
VSS_5 J2
VSS_6 J8
VSS_7 M1
VSS_8 M9
VSS_9 P1
VSS_10 P9
VSS_11 T1
VSS_12 T9
VSSQ_1 B1
VSSQ_2 B9
VSSQ_3 D1
VSSQ_4 D8
VSSQ_5 E2
VSSQ_6 E8
VSSQ_7 F9
VSSQ_8 G1
VSSQ_9 G9

IC12000

LG1153

HEVC
DDR_A[0] T11
DDR_A[1] T13
DDR_A[2] T9
DDR_A[3] T7
DDR_A[4] U16
DDR_A[5] U8
DDR_A[6] U15
DDR_A[7] T8
DDR_A[8] T15
DDR_A[9] T10
DDR_A[10] U17
DDR_A[11] U14
DDR_A[12] U13
DDR_A[13] U10
DDR_A[14] T14
DDR_A[15] T12
DDR_BA[0] U7
DDR_BA[1] T16
DDR_BA[2] U11
DDR_U_CK V15
DDR_U_CK_N W15
DDR_D_CK V6
DDR_D_CK_N W6
DDR_CKE U12
DDR_ODT T5
DDR_RAS_N U5
DDR_CAS_N U6
DDR_WE_N T6
DDR_RST_N U9
DDR_ZQ_CALIB T17
DDR_DQS[0] W5
DDR_DQS_N[0] V5
DDR_DQS[1] W7
DDR_DQS_N[1] Y7
DDR_DQS[2] W14
DDR_DQS_N[2] V14
DDR_DQS[3] W16
DDR_DQS_N[3] Y16
DDR_DM[0] Y8
DDR_DM[1] Y5
DDR_DM[2] Y17
DDR_DM[3] Y14
DDR_DQ[0] W3
DDR_DQ[1] W10
DDR_DQ[2] V2
DDR_DQ[3] V9
DDR_DQ[4] Y2
DDR_DQ[5] Y10
DDR_DQ[6] W2
DDR_DQ[7] V10
DDR_DQ[8] W9
DDR_DQ[9] W4
DDR_DQ[10] V8
DDR_DQ[11] V3
DDR_DQ[12] V7
DDR_DQ[13] Y4
DDR_DQ[14] W8
DDR_DQ[15] V4
DDR_DQ[16] W12
DDR_DQ[17] V18
DDR_DQ[18] V11
DDR_DQ[19] W19
DDR_DQ[20] Y11
DDR_DQ[21] Y19
DDR_DQ[22] W11
DDR_DQ[23] V19
DDR_DQ[24] W18
DDR_DQ[25] W13
DDR_DQ[26] V17
DDR_DQ[27] V12
DDR_DQ[28] V16
DDR_DQ[29] Y13
DDR_DQ[30] W17
DDR_DQ[31] V13
HEVC option sheet
Copyright © 2013 LG Electronics. Inc. All rights reserved.
Only for training and service purposes
LGE Internal Use Only