LG Electronics 32LM640S/640T-ZA Copyright 2012 LG Electronics. Inc. All rights reserved, IC703

	+1.5V_DDR
A_RVREF1	C713

A_RVREF4

M8

A_RVREF1

IC701

H5TQ2G63BFR-PBC

			ARA[0-13]
VREFCA	A0	N3	ARA[0]
		P7	ARA[1]
	A1
		P3	ARA[2]
	A2
			ARA[3]

			IC703
		H5TQ2G63BFR-PBC
				A_RVREF2
ARA[0-13]
ARA[0]	N3			M8
		A0	VREFCA
ARA[1]
	P7
		A1		A_RVREF3
ARA[2]
	P3
		A2
ARA[3]				H1
	N2

+1.5V_DDR
A_RVREF2		C735
	R720
	1K	0.1uF
1%

+1.5V_DDR
							C701
	C750	C752	C754	C756	C758	C703
	0.1uF	0.1uF	0.1uF	0.1uF	0.1uF	1uF	10uF
							10V

R706	0.1uF
1K
1%
R707	C714
1K
1%	0.1uF
+1.5V_DDR
A_RVREF4	C715
R708	0.1uF
1K
1%
R709	C716
1K
1%	0.1uF

1%

R710 240

+1.5V_DDR

H1

L8

B2

D9

G7

K2

K8

N1

N9

R1

R9

A1

A8

C1

C9

VREFDQ	A3	N2
		P8	ARA[4]
	A4
		P2	ARA[5]
	A5
		R8	ARA[6]
ZQ	A6
		R2	ARA[7]
	A7
		T8	ARA[8]
	A8
		R3	ARA[9]
VDD_1	A9
		L7	ARA[10]
VDD_2	A10/AP
		R7	ARA[11]
VDD_3	A11
		N7	ARA[12]
VDD_4	A12/BC		ARA[13]
		T3
VDD_5	A13
VDD_6		M7
VDD_7	A15
VDD_8		M2
VDD_9	BA0			ARBA0
		N8
	BA1			ARBA1
		M3
	BA2			ARBA2
VDDQ_1		J7					ARCLK0
VDDQ_2	CK					R712
		K7			100
VDDQ_3	CK	K9		ARCKE	5%
VDDQ_4	CKE

						A3	VREFDQ
				ARA[4]
					P8
						A4			1%
				ARA[5]
					P2				240
						A5			R716
				ARA[6]				L8
					R8
						A6	ZQ
				ARA[7]
					R2				+1.5V_DDR
						A7
				ARA[8]	T8
						A8
				ARA[9]				B2
					R3
						A9	VDD_1	D9
				ARA[10] L7
						A10/AP	VDD_2	G7
				ARA[11] R7
						A11	VDD_3
				ARA[12] N7				K2
						A12/BC	VDD_4	K8
				ARA[13] T3
						A13	VDD_5	N1
							VDD_6
					M7			N9
						A15	VDD_7	R1
							VDD_8
			ARBA0		M2			R9
						BA0	VDD_9
			ARBA1		N8
ARCLK1						BA1
			ARBA2		M3
						BA2	VDDQ_1	A1
		R714			J7			A8
						CK	VDDQ_2
	100				K7			C1
	5%					CK	VDDQ_3	C9
			ARCKE		K9
						CKE	VDDQ_4	D2

R721	C736
1K
1%	0.1uF
+1.5V_DDR
A_RVREF3	C733
R718	0.1uF
1K
1%
R719	C734
1K
1%	0.1uF

+1.5V_DDR
							C704
	C745	C751	C753	C755	C757	C702
	0.1uF	0.1uF	0.1uF	0.1uF	0.1uF	1uF	10uF
							10V

IC701-*2	IC701-*1
K4B2G1646C-HCK0	NT5CB128M16BP-DI

D2

E9

F1

H2

H9

VDDQ_5		L2		/ARCLK0
VDDQ_6	CS		/ARCS
		K1
VDDQ_7	ODT	J3	ARODT
VDDQ_8	RAS		/ARRAS
		K3
VDDQ_9	CAS		/ARCAS
		L3

/ARCLK1	/ARCS	L2		VDDQ_5	E9
			CS	VDDQ_6
		K1			F1
	ARODT		ODT	VDDQ_7
		J3			H2
	/ARRAS
			RAS	VDDQ_8
		K3			H9
	/ARCAS
			CAS	VDDQ_9
		L3
	/ARWE
			WE

IC703-*1	IC703-*2
NT5CB128M16BP-DI	K4B2G1646C-HCK0

+1.5V_DDR

AC1

IC105

LGE2112

		C19
DDRV_44	ARDQM0		ARDQM0

N3	A0	VREFCA	M8
P7
P3	A1
N2	A2	VREFDQ	H1
P8	A3
P2	A4
R8	A5	ZQ	L8
R2	A6
T8	A7
R3	A8	VDD_1	B2
L7	A9		D9
R7	A10/AP	VDD_2	G7
N7	A11	VDD_3	K2
T3	A12/BC	VDD_4	K8
	A13	VDD_5	N1
M7		VDD_6	N9
	NC_5	VDD_7	R1
M2		VDD_8	R9
N8	BA0	VDD_9
M3	BA1
	BA2	VDDQ_1	A1
J7			A8
K7	CK	VDDQ_2	C1
K9	CK	VDDQ_3	C9
	CKE	VDDQ_4	D2
L2		VDDQ_5	E9
K1	CS	VDDQ_6	F1
J3	ODT	VDDQ_7	H2
K3	RAS	VDDQ_8	H9
L3	CAS	VDDQ_9
	WE	NC_1	J1
T2			J9
	RESET	NC_2	L1
		NC_3	L9
F3		NC_4	T7
G3	DQSL	NC_6
C7	DQSL	VSS_1	A9
	DQSU
B7			B3
	DQSU	VSS_2	E1
E7		VSS_3	G8
D3	DML	VSS_4	J2
	DMU	VSS_5	J8
E3		VSS_6	M1
F7	DQL0	VSS_7	M9
F2	DQL1	VSS_8	P1
F8	DQL2	VSS_9	P9
H3	DQL3	VSS_10	T1
H8	DQL4	VSS_11	T9
G2	DQL5	VSS_12
H7	DQL6
	DQL7	VSSQ_1	B1
D7			B9
C3	DQU0	VSSQ_2	D1
C8	DQU1	VSSQ_3	D8
C2	DQU2	VSSQ_4	E2
A7	DQU3	VSSQ_5	E8
A2	DQU4	VSSQ_6	F9
B8	DQU5	VSSQ_7	G1
A3	DQU6	VSSQ_8	G9
	DQU7	VSSQ_9

DDR_SS

M8	VREFCA	A0	N3
			P7
		A1	P3
H1		A2	N2
	VREFDQ	A3	P8
		A4	P2
L8		A5	R8
	ZQ	A6	R2
		A7	T8
B2		A8	R3
D9	VDD_1	A9	L7
G7	VDD_2	A10/AP	R7
K2	VDD_3	A11	N7
K8	VDD_4	A12	T3
N1	VDD_5	NC_6
N9	VDD_6	NC_5	M7
R1	VDD_7
R9	VDD_8	BA0	M2
	VDD_9		N8
		BA1	M3
A1	VDDQ_1	BA2
A8		CK	J7
C1	VDDQ_2		K7
C9	VDDQ_3	CK	K9
D2	VDDQ_4	CKE
E9	VDDQ_5		L2
F1	VDDQ_6	CS	K1
H2	VDDQ_7	ODT	J3
H9	VDDQ_8	RAS	K3
	VDDQ_9	CAS	L3
J1	NC_1	WE
J9			T2
L1	NC_2	RESET
L9	NC_3
T7	NC_4		F3
	NC_7	DQSL	G3
A9	VSS_1	DQSL	C7
		DQSU
B3			B7
E1	VSS_2	DQSU
G8	VSS_3		E7
J2	VSS_4	DML	D3
J8	VSS_5	DMU
M1	VSS_6		E3
M9	VSS_7	DQL0	F7
P1	VSS_8	DQL1	F2
P9	VSS_9	DQL2	F8
T1	VSS_10	DQL3	H3
T9	VSS_11	DQL4	H8
	VSS_12	DQL5	G2
		DQL6	H7
B1	VSSQ_1	DQL7
B9			D7
D1	VSSQ_2	DQU0	C3
D8	VSSQ_3	DQU1	C8
E2	VSSQ_4	DQU2	C2
E8	VSSQ_5	DQU3	A7
F9	VSSQ_6	DQU4	A2
G1	VSSQ_7	DQU5	B8
G9	VSSQ_8	DQU6	A3
	VSSQ_9	DQU7

DDR_NANYA

ARA[14]

J1

J9

L1

L9

T7

A9

B3

E1

G8

J2

J8

M1

M9

P1

P9

T1

T9

B1

B9

D1

D8

E2

E8

F9

G1

G9

NC_1		WE		/ARWE
			T2
NC_2	RESET			ARREST
NC_3
NC_4			F3
NC_6	DQSL			ARDQS0
			G3
	DQSL			/ARDQS0
			C7
VSS_1	DQSU			ARDQS1
			B7
VSS_2	DQSU			/ARDQS1
VSS_3			E7
VSS_4		DML		ARDQM0
			D3
VSS_5		DMU		ARDQM1
VSS_6						ARDQ[0-7]
VSS_7	DQL0		E3
			F7
VSS_8	DQL1
			F2
VSS_9	DQL2
			F8
VSS_10	DQL3
			H3
VSS_11	DQL4
			H8
VSS_12	DQL5
			G2
	DQL6
			H7
	DQL7
VSSQ_1					ARDQ[8-15]
	DQU0		D7
VSSQ_2
			C3
VSSQ_3	DQU1
			C8
VSSQ_4	DQU2
			C2
VSSQ_5	DQU3
			A7
VSSQ_6	DQU4
			A2
VSSQ_7	DQU5
			B8
VSSQ_8	DQU6
			A3
VSSQ_9	DQU7

				NC_1	J1
	ARREST	T2			J9
			RESET	NC_2	L1
				NC_3
					L9
				NC_4
		F3			T7
	ARDQS2		DQSL	NC_6		ARA[14]
	/ARDQS2	G3
			DQSL
	ARDQS3	C7			A9
			DQSU	VSS_1
	/ARDQS3	B7			B3
			DQSU	VSS_2	E1
				VSS_3
	ARDQM2	E7			G8
			DML	VSS_4	J2
	ARDQM3	D3
ARDQ[16-23]			DMU	VSS_5	J8
	ARDQ[16]	E3		VSS_6
					M1
	ARDQ[17]		DQL0	VSS_7	M9
		F7
	ARDQ[18]		DQL1	VSS_8	P1
		F2
	ARDQ[19]		DQL2	VSS_9	P9
		F8
	ARDQ[20]		DQL3	VSS_10	T1
		H3
	ARDQ[21]		DQL4	VSS_11	T9
		H8
	ARDQ[22]		DQL5	VSS_12
		G2
	ARDQ[23]		DQL6
		H7
ARDQ[24-31]	ARDQ[24]		DQL7	VSSQ_1	B1
		D7
					B9
	ARDQ[25]		DQU0	VSSQ_2
					D1
		C3
	ARDQ[26]		DQU1	VSSQ_3	D8
		C8
	ARDQ[27]		DQU2	VSSQ_4	E2
		C2
	ARDQ[28]		DQU3	VSSQ_5	E8
		A7
	ARDQ[29]		DQU4	VSSQ_6	F9
		A2
	ARDQ[30]		DQU5	VSSQ_7	G1
		B8
	ARDQ[31]		DQU6	VSSQ_8	G9
		A3
			DQU7	VSSQ_9

N3	A0	VREFCA	M8	N3			M8
P7					A0	VREFCA
	A1			P7
P3				P3	A1
N2	A2		H1		A2		H1
	A3	VREFDQ		N2		VREFDQ
P8				P8	A3
P2	A4				A4
	A5			P2
R8		ZQ	L8	R8	A5		L8
R2	A6				A6	ZQ
	A7			R2
T8				T8	A7
R3	A8		B2		A8		B2
	A9	VDD_1		R3		VDD_1
L7			D9	L7	A9		D9
R7	A10/AP	VDD_2	G7		A10/AP	VDD_2
	A11	VDD_3		R7			G7
N7			K2	N7	A11	VDD_3	K2
T3	A12	VDD_4	K8		A12/BC	VDD_4
	NC_6	VDD_5		T3			K8
			N1		A13	VDD_5	N1
M7		VDD_6	N9			VDD_6
	NC_5	VDD_7		M7			N9
			R1		NC_5	VDD_7	R1
M2		VDD_8	R9			VDD_8
	BA0	VDD_9		M2			R9
N8				N8	BA0	VDD_9
M3	BA1				BA1
	BA2			M3
		VDDQ_1	A1		BA2	VDDQ_1	A1
J7			A8
	CK	VDDQ_2		J7			A8
K7			C1	K7	CK	VDDQ_2	C1
K9	CK	VDDQ_3	C9		CK	VDDQ_3
	CKE	VDDQ_4		K9			C9
			D2		CKE	VDDQ_4	D2
L2		VDDQ_5	E9			VDDQ_5
	CS	VDDQ_6		L2			E9
K1			F1	K1	CS	VDDQ_6	F1
J3	ODT	VDDQ_7	H2		ODT	VDDQ_7
	RAS	VDDQ_8		J3			H2
K3			H9	K3	RAS	VDDQ_8	H9
L3	CAS	VDDQ_9			CAS	VDDQ_9
	WE			L3
		NC_1	J1		WE	NC_1	J1
T2			J9
	RESET	NC_2		T2		NC_2	J9
			L1		RESET		L1
		NC_3	L9			NC_3
		NC_4					L9
F3			T7	F3		NC_4	T7
G3	DQSL	NC_7			DQSL	NC_6
				G3
C7	DQSL		A9		DQSL		A9
		VSS_1		C7
	DQSU
B7		VSS_2	B3	B7	DQSU	VSS_1	B3
	DQSU		E1		DQSU	VSS_2
		VSS_3					E1
E7			G8	E7		VSS_3	G8
D3	DML	VSS_4	J2		DML	VSS_4
	DMU	VSS_5		D3			J2
			J8		DMU	VSS_5	J8
E3		VSS_6	M1			VSS_6
	DQL0	VSS_7		E3			M1
F7			M9	F7	DQL0	VSS_7	M9
F2	DQL1	VSS_8	P1		DQL1	VSS_8
	DQL2	VSS_9		F2			P1
F8			P9	F8	DQL2	VSS_9	P9
H3	DQL3	VSS_10	T1		DQL3	VSS_10
	DQL4	VSS_11		H3			T1
H8			T9	H8	DQL4	VSS_11	T9
G2	DQL5	VSS_12			DQL5	VSS_12
	DQL6			G2
H7				H7	DQL6
	DQL7	VSSQ_1	B1		DQL7	VSSQ_1	B1
D7			B9	D7			B9
C3	DQU0	VSSQ_2	D1		DQU0	VSSQ_2
	DQU1	VSSQ_3		C3			D1
C8			D8	C8	DQU1	VSSQ_3	D8
C2	DQU2	VSSQ_4	E2		DQU2	VSSQ_4
	DQU3	VSSQ_5		C2			E2
A7			E8	A7	DQU3	VSSQ_5	E8
A2	DQU4	VSSQ_6	F9		DQU4	VSSQ_6
	DQU5	VSSQ_7		A2			F9
B8			G1	B8	DQU5	VSSQ_7	G1
A3	DQU6	VSSQ_8	G9		DQU6	VSSQ_8
	DQU7	VSSQ_9		A3			G9
					DQU7	VSSQ_9
	DDR_NANYA					DDR_SS

AC2

A3

A4

B4

C4

D4

B3

C3

AC3

AC4

G10

			TP700
			G9
	RVREF_A RVREF_B		TP701
			G13
			G21
		ARCKE	F10
		ARCLK1	D9
			C9
		/ARCLK1
		ARCLK0	A20
			A21
		/ARCLK0
		ARODT	E18
+1.5V_DDR			F17
		/ARRAS
			E17
		/ARCAS
			E16
RVREF_A	C746	/ARCS
			D14
R730	0.1uF	/ARWE
1K
1%
		ARREST	B14

DDRV_45	ARDQS0	C21	ARDQS0
		B21			ARDQ[0-7]
DDRV_1	ARDQS0		/ARDQS0
		C23
DDRV_2	ARDQ0	B17
DDRV_5	ARDQ1
		D23
DDRV_8	ARDQ2
		C17
DDRV_10	ARDQ3
		D24
DDRV_4	ARDQ4
		C16
DDRV_7	ARDQ5
		C24
DDRV_46	ARDQ6
		D15
DDRV_47	ARDQ7
MEMTP	ARDQM1	D21	ARDQM1
		B20
MEMTN	ARDQS1		ARDQS1
		C20		ARDQ[8-15]
	ARDQS1		/ARDQS1
		A17
RVREF_B	ARDQ8
		A23
RVREF_A	ARDQ9
		D17
	ARDQ10
		B23
	ARDQ11
		D20
ARCKE	ARDQ12
		D22
	ARDQ13
		D19
ARCLK1	ARDQ14
		C22
ARCLK1	ARDQ15
ARCLK0	ARDQM2	A7	ARDQM2
		B9
ARCLK0	ARDQS2		ARDQS2
		A9
	ARDQS2		/ARDQS2		ARDQ[16-23]
		C12
ARODT	ARDQ16
		D6
ARRAS	ARDQ17
		B12
ARCAS	ARDQ18
		C5
ARCS	ARDQ19
		C13
ARWE	ARDQ20
		A5
ARRESET	ARDQ21	A12
	ARDQ22

DDR_HYNIX DDR_HYNIX

+1.5V_DDR
								C707
	C718	C720	C722	C724	C726	C728	C705
	0.1uF	0.1uF	0.1uF	0.1uF	0.1uF	0.1uF	1uF	10uF
								10V

		R731	C747			A13
		1K		ARBA0
1%			0.1uF			G11
				ARBA1		D16
				ARBA2
						F18
	+1.5V_DDR
					ARA[14]C15
RVREF_B			C748		ARA[13]A15
		R732			ARA[12]F13
			0.1uF
		1K			ARA[11]
	1%					C14
					ARA[10]F11
		R733			ARA[9]	E15
			C749		ARA[8]	D13
		1K
1%
			0.1uF		ARA[7] B15
					ARA[6]	E14
					ARA[5]	F16
					ARA[4]	E13
					ARA[3]	B13
					ARA[2]	A14
					ARA[1]	F14
					ARA[0]	F15

	ARDQ23	B5
ARBA0		E10
ARBA1	ARDQM3			ARDQM3
		C8
ARBA2	ARDQS3			ARDQS3
		D8				ARDQ[24-31]
				/ARDQS3
	ARDQS3
		C6
ARCSX	ARDQ24
		D10
	ARDQ25
ARA14		D7
	ARDQ26
		C11
ARA13	ARDQ27
		C7
ARA12	ARDQ28
		C10
ARA11	ARDQ29
		B7
ARA10	ARDQ30
		B10
ARA9	ARDQ31
			AVDD3V3_MEMPLL
ARA8
ARA7		N14		AVDD3V3_MEMPLL				+3.3V_NORMAL
ARA6	AVDD33_MEMPLL	N15
ARA5	AVSS33_MEMPLL						L700
ARA4					BLM18PG121SN1D
ARA3		R1
				C700
ARA2	DVSS_50	P21
				0.1uF
ARA1	DVSS_48
ARA0

+1.5V_DDR
								C708
	C717	C719	C721	C723	C725	C727	C706
	0.1uF	0.1uF	0.1uF	0.1uF	0.1uF	0.1uF	1uF	10uF
								10V

ARA[0-14]

						IC105
						LGE2112
		RVREF_C
	RVREF_D
				P13				G2
					RVREF_C		BRDQM0		BRDQM0
				V7				E4
					RVREF_D		BRDQS0		BRDQS0
								E3		BRDQ[0-7]
				F4			BRDQS0		/BRDQS0
			BRCLK0		BRCLK0		BRDQ0
		/BRCLK0		F3				J1
					BRCLK0		BRDQ1	B2
							BRDQ2
			BRCLK1	V4				J2
					BRCLK1		BRDQ3
		/BRCLK1		V3				C2
					BRCLK1		BRDQ4	K1
							BRDQ5
			BRCKE	P6				A2
+1.5V_DDR					BRCKE		BRDQ6	K2

+1.5V_DDR

B_RVREF6

M8

IC702

H5TQ2G63BFR-PBC

BRA[0-13]

N3 BRA[0]

IC704
H5TQ2G63BFR-PBC	B_RVREF8
BRA[0-13]

+1.5V_DDR

B_RVREF7

			BRODT	H6	BRODT		BRDQ7
RVREF_C			/BRRAS	H4				D1	BRDQM1
		C741			BRRAS	BRDQM1
	R726			H5				F1
		0.1uF	/BRCAS						BRDQS1
					BRCAS	BRDQS1
	1K			K3				F2
1%			/BRCS						/BRDQS1	BRDQ[8-15]
					BRCS	BRDQS1		J3

IC702-*2

K4B2G1646C-HCK0

B_RVREF5	C709
R702	0.1uF
1K
1%
R703	C710
1K
1%	0.1uF
+1.5V_DDR
B_RVREF6	C711
R704	0.1uF
1K
1%
R705	C712
1K
1%	0.1uF

IC702-*1

NT5CB128M16BP-DI

B_RVREF5

H1

1%

R711 240 L8

+1.5V_DDR

B2

D9

G7

K2

K8

N1

N9

R1

R9

A1

A8

C1

C9

D2

E9

F1

H2

H9

J1

J9

VREFCA			A0	P7	BRA[1]
			A1
				P3	BRA[2]
			A2
				N2	BRA[3]
VREFDQ			A3
				P8	BRA[4]
			A4
				P2	BRA[5]
			A5
				R8	BRA[6]
ZQ			A6
				R2	BRA[7]
			A7
				T8	BRA[8]
			A8
				R3	BRA[9]
VDD_1			A9
				L7	BRA[10]
VDD_2	A10/AP
				R7	BRA[11]
VDD_3		A11
				N7	BRA[12]
VDD_4	A12/BC
				T3	BRA[13]
VDD_5		A13
VDD_6				M7
VDD_7		A15
VDD_8				M2
VDD_9		BA0				BRBA0
				N8
		BA1				BRBA1
				M3
		BA2				BRBA2
VDDQ_1				J7
VDDQ_2			CK
				K7
VDDQ_3			CK
VDDQ_4		CKE		K9		BRCKE
VDDQ_5				L2
						/BRCS
VDDQ_6			CS
				K1
VDDQ_7		ODT				BRODT
				J3
						/BRRAS
VDDQ_8		RAS
				K3
						/BRCAS
VDDQ_9		CAS
				L3
						/BRWE
NC_1			WE
				T2

BRCLK0

R713

100

5%

/BRCLK0

			BRA[0]	N3			M8
					A0	VREFCA
			BRA[1]
				P7					B_RVREF7
					A1
			BRA[2]
				P3
					A2
			BRA[3]				H1
				N2
					A3	VREFDQ
			BRA[4]
				P8
					A4			1%
			BRA[5]
				P2				240
					A5			R717
			BRA[6]				L8
				R8
					A6	ZQ
			BRA[7]
				R2				+1.5V_DDR
					A7
			BRA[8]	T8
					A8
			BRA[9]				B2
				R3
					A9	VDD_1	D9
			BRA[10] L7
					A10/AP	VDD_2	G7
			BRA[11] R7
					A11	VDD_3
			BRA[12] N7				K2
					A12/BC	VDD_4	K8
			BRA[13] T3
					A13	VDD_5	N1
						VDD_6
				M7			N9
					A15	VDD_7	R1
						VDD_8
		BRBA0		M2			R9
					BA0	VDD_9
		BRBA1		N8
					BA1
		BRBA2		M3
					BA2
BRCLK1						VDDQ_1	A1
	R715			J7			A8
					CK	VDDQ_2
	100			K7			C1
	5%				CK	VDDQ_3
		BRCKE		K9			C9
					CKE	VDDQ_4	D2
						VDDQ_5
/BRCLK1		/BRCS		L2			E9
					CS	VDDQ_6	F1
		BRODT		K1
					ODT	VDDQ_7
		/BRRAS		J3			H2
					RAS	VDDQ_8
		/BRCAS		K3			H9
					CAS	VDDQ_9
		/BRWE		L3
					WE		J1

R724	C739
	0.1uF
1K
1%
R725	C740
1K
1%	0.1uF
+1.5V_DDR
B_RVREF8	C737
R722	0.1uF
1K
1%
R723	C738
1K
1%	0.1uF
IC704-*1
NT5CB128M16BP-DI

				BRBA0	N1	BRBA0	BRDQ8	B1
		R727			P5		BRDQ9	H3
		1K	C742	BRBA1		BRBA1	BRDQ10
1%			0.1uF		K4			D3
				BRBA2		BRBA2	BRDQ11	G3
							BRDQ12
				/BRWE	L4			C1
			BRA[0-14]			BRWE	BRDQ13
								G4
	+1.5V_DDR			BRA[14]	L5		BRDQ14
						BRA14		D2
							BRDQ15
				BRA[13]	M4
RVREF_D				BRA[12]	N5	BRA13		Y1	BRDQM2
		R728	C743	BRA[11]	M5	BRA12	BRDQM2	V2			BRDQ[16-23]
			0.1uF	BRA[10]		BRA11	BRDQS2		BRDQS2
		1K			P4			V1
	1%					BRA10			/BRDQS2
				BRA[9]	M3		BRDQS2	T4
						BRA9	BRDQ16
				BRA[8]	L6			AB4
		R729	C744	BRA[7]	L3	BRA8	BRDQ17	P2
		1K				BRA7	BRDQ18
1%			0.1uF	BRA[6]	N4			AB3
				BRA[5]	K5	BRA6	BRDQ19	P3
						BRA5	BRDQ20
				BRA[4]	N6			AB1
						BRA4	BRDQ21
				BRA[3]	N2			P1
						BRA3	BRDQ22
				BRA[2]	M1			AB2
						BRA2	BRDQ23
				BRA[1]	N3
						BRA1
				BRA[0]	K6		BRDQM3	U1	BRDQM3
						BRA0
								W3
							BRDQS3		BRDQS3
				+1.5V_DDR	G5			W4		BRDQ[24-31]
						BRCSX	BRDQS3		/BRDQS3
								AA3
							BRDQ24
					D5	DDRV_11		U4
							BRDQ25
					E5			AA4
						DDRV_13	BRDQ26
					T5			T3
						DDRV_38	BRDQ27
					V5			Y3
						DDRV_42	BRDQ28
					U5			U3
						DDRV_40	BRDQ29
IC704-*2					E6			Y2
K4B2G1646C-HCK0					F6	DDRV_14	BRDQ30	U2

N3	A0	VREFCA	M8
P7
P3	A1
N2	A2	VREFDQ	H1
P8	A3
P2	A4
R8	A5	ZQ	L8
R2	A6
T8	A7
R3	A8	VDD_1	B2
L7	A9		D9
R7	A10/AP	VDD_2	G7
N7	A11	VDD_3	K2
T3	A12/BC	VDD_4	K8
	A13	VDD_5	N1
M7		VDD_6	N9
	NC_5	VDD_7	R1
M2		VDD_8	R9
N8	BA0	VDD_9
M3	BA1
	BA2	VDDQ_1	A1
J7			A8
K7	CK	VDDQ_2	C1
K9	CK	VDDQ_3	C9
	CKE	VDDQ_4	D2
L2		VDDQ_5	E9
K1	CS	VDDQ_6	F1
J3	ODT	VDDQ_7	H2
K3	RAS	VDDQ_8	H9
L3	CAS	VDDQ_9
	WE	NC_1	J1
T2			J9
	RESET	NC_2	L1
		NC_3	L9
F3		NC_4	T7
G3	DQSL	NC_6
C7	DQSL	VSS_1	A9
	DQSU
B7			B3
	DQSU	VSS_2	E1
E7		VSS_3	G8
D3	DML	VSS_4	J2
	DMU	VSS_5	J8
E3		VSS_6	M1
F7	DQL0	VSS_7	M9
F2	DQL1	VSS_8	P1
F8	DQL2	VSS_9	P9
H3	DQL3	VSS_10	T1
H8	DQL4	VSS_11	T9
G2	DQL5	VSS_12
H7	DQL6
	DQL7	VSSQ_1	B1
D7			B9
C3	DQU0	VSSQ_2	D1
C8	DQU1	VSSQ_3	D8
C2	DQU2	VSSQ_4	E2
A7	DQU3	VSSQ_5	E8
A2	DQU4	VSSQ_6	F9
B8	DQU5	VSSQ_7	G1
A3	DQU6	VSSQ_8	G9
	DQU7	VSSQ_9

M8	VREFCA	A0	N3
			P7
		A1	P3
H1		A2	N2
	VREFDQ	A3	P8
		A4	P2
L8		A5	R8
	ZQ	A6	R2
		A7	T8
B2		A8	R3
D9	VDD_1	A9	L7
G7	VDD_2	A10/AP	R7
K2	VDD_3	A11	N7
K8	VDD_4	A12	T3
N1	VDD_5	NC_6
N9	VDD_6		M7
R1	VDD_7	NC_5
R9	VDD_8		M2
	VDD_9	BA0	N8
		BA1	M3
A1	VDDQ_1	BA2
A8			J7
C1	VDDQ_2	CK	K7
C9	VDDQ_3	CK	K9
D2	VDDQ_4	CKE
E9	VDDQ_5		L2
F1	VDDQ_6	CS	K1
H2	VDDQ_7	ODT	J3
H9	VDDQ_8	RAS	K3
	VDDQ_9	CAS	L3
J1	NC_1	WE
J9			T2
L1	NC_2	RESET
L9	NC_3
T7	NC_4		F3
	NC_7	DQSL	G3
A9	VSS_1	DQSL	C7
		DQSU
B3			B7
E1	VSS_2	DQSU
G8	VSS_3		E7
J2	VSS_4	DML	D3
J8	VSS_5	DMU
M1	VSS_6		E3
M9	VSS_7	DQL0	F7
P1	VSS_8	DQL1	F2
P9	VSS_9	DQL2	F8
T1	VSS_10	DQL3	H3
T9	VSS_11	DQL4	H8
	VSS_12	DQL5	G2
		DQL6	H7
B1	VSSQ_1	DQL7
B9			D7
D1	VSSQ_2	DQU0	C3
D8	VSSQ_3	DQU1	C8
E2	VSSQ_4	DQU2	C2
E8	VSSQ_5	DQU3	A7
F9	VSSQ_6	DQU4	A2
G1	VSSQ_7	DQU5	B8
G9	VSSQ_8	DQU6	A3
	VSSQ_9	DQU7

L1

L9

T7

BRA[14]

A9

B3

E1

G8

J2

J8

M1

M9

P1

P9

T1

T9

B1

B9

D1

D8

E2

E8

F9

G1

G9

NC_2	RESET			BRREST
NC_3
NC_4			F3
NC_6	DQSL			BRDQS0
			G3
	DQSL			/BRDQS0
			C7
VSS_1	DQSU			BRDQS1
			B7
VSS_2	DQSU			/BRDQS1
VSS_3			E7
VSS_4		DML		BRDQM0
			D3
VSS_5		DMU		BRDQM1
VSS_6			E3
VSS_7	DQL0
			F7
VSS_8	DQL1
			F2
VSS_9	DQL2
			F8
VSS_10	DQL3
			H3
VSS_11	DQL4
			H8
VSS_12	DQL5
			G2
	DQL6
			H7
	DQL7
VSSQ_1			D7
VSSQ_2	DQU0
			C3
VSSQ_3	DQU1
			C8
VSSQ_4	DQU2
			C2
VSSQ_5	DQU3
			A7
VSSQ_6	DQU4
			A2
VSSQ_7	DQU5
			B8
VSSQ_8	DQU6
			A3
VSSQ_9	DQU7

BRDQ[0-7]

BRDQ[8-15]

	BRREST	T2		NC_1	J9
			RESET	NC_2	L1
				NC_3
					L9
				NC_4
		F3			T7
	BRDQS2		DQSL	NC_6		BRA[14]
	/BRDQS2	G3
			DQSL
	BRDQS3	C7			A9
			DQSU	VSS_1
	/BRDQS3	B7			B3
			DQSU	VSS_2	E1
				VSS_3
	BRDQM2	E7			G8
			DML	VSS_4	J2
	BRDQM3	D3
BRDQ[16-23]			DMU	VSS_5	J8
	BRDQ[16]	E3		VSS_6
					M1
	BRDQ[17]		DQL0	VSS_7	M9
		F7
	BRDQ[18]		DQL1	VSS_8	P1
		F2
	BRDQ[19]		DQL2	VSS_9	P9
		F8
	BRDQ[20]		DQL3	VSS_10	T1
		H3
	BRDQ[21]		DQL4	VSS_11	T9
		H8
	BRDQ[22]		DQL5	VSS_12
		G2
	BRDQ[23]		DQL6
		H7
BRDQ[24-31]	BRDQ[24]		DQL7	VSSQ_1	B1
		D7
					B9
	BRDQ[25]		DQU0	VSSQ_2	D1
		C3
	BRDQ[26]		DQU1	VSSQ_3	D8
		C8
	BRDQ[27]		DQU2	VSSQ_4	E2
		C2
	BRDQ[28]		DQU3	VSSQ_5	E8
		A7
	BRDQ[29]		DQU4	VSSQ_6	F9
		A2
	BRDQ[30]		DQU5	VSSQ_7	G1
		B8
	BRDQ[31]		DQU6	VSSQ_8	G9
		A3
			DQU7	VSSQ_9

N3	A0	VREFCA	M8
P7
P3	A1
N2	A2	VREFDQ	H1
P8	A3
P2	A4
R8	A5	ZQ	L8
R2	A6
T8	A7
R3	A8	VDD_1	B2
L7	A9		D9
R7	A10/AP	VDD_2	G7
N7	A11	VDD_3	K2
T3	A12	VDD_4	K8
	NC_6	VDD_5	N1
M7		VDD_6	N9
	NC_5	VDD_7	R1
M2		VDD_8	R9
N8	BA0	VDD_9
M3	BA1
	BA2	VDDQ_1	A1
J7			A8
K7	CK	VDDQ_2	C1
K9	CK	VDDQ_3	C9
	CKE	VDDQ_4	D2
L2		VDDQ_5	E9
K1	CS	VDDQ_6	F1
J3	ODT	VDDQ_7	H2
K3	RAS	VDDQ_8	H9
L3	CAS	VDDQ_9
	WE	NC_1	J1
T2			J9
	RESET	NC_2	L1
		NC_3	L9
F3		NC_4	T7
G3	DQSL	NC_7
C7	DQSL	VSS_1	A9
	DQSU
B7			B3
	DQSU	VSS_2	E1
E7		VSS_3	G8
D3	DML	VSS_4	J2
	DMU	VSS_5	J8
E3		VSS_6	M1
F7	DQL0	VSS_7	M9
F2	DQL1	VSS_8	P1
F8	DQL2	VSS_9	P9
H3	DQL3	VSS_10	T1
H8	DQL4	VSS_11	T9
G2	DQL5	VSS_12
H7	DQL6
	DQL7	VSSQ_1	B1
D7			B9
C3	DQU0	VSSQ_2	D1
C8	DQU1	VSSQ_3	D8
C2	DQU2	VSSQ_4	E2
A7	DQU3	VSSQ_5	E8
A2	DQU4	VSSQ_6	F9
B8	DQU5	VSSQ_7	G1
A3	DQU6	VSSQ_8	G9
	DQU7	VSSQ_9

					DDRV_18	BRDQ31		+1.5V_DDR
N3	A0	VREFCA	M8	G6
P7					DDRV_23
	A1						M2
P3	A2			U6
N2		VREFDQ	H1		DDRV_41	BRRESET		BRREST
	A3
P8	A4			T6
P2					DDRV_39
	A5						E23
R8	A6	ZQ	L8	AC5		DDRV_16
R2					DDRV_48
	A7						F24
T8	A8			F7		DDRV_22
R3		VDD_1	B2		DDRV_19
	A9						G24
L7	A10/AP	VDD_2	D9	G7		DDRV_29
R7			G7		DDRV_24
	A11	VDD_3					F23
N7	A12/BC	VDD_4	K2	AC6		DDRV_21
T3			K8		DDRV_49
	A13	VDD_5					G23
		VDD_6	N1	N7		DDRV_28
M7	NC_5	VDD_7	N9		DDRV_36		E24
		VDD_8	R1	P7		DDRV_17
M2	BA0	VDD_9	R9		DDRV_37		E12
N8	BA1			V6		DVSS_15
M3	BA2				DDRV_43		F12
		VDDQ_1	A1	J10		DVSS_23
J7	CK	VDDQ_2	A8		DDRV_35		A18
K7	CK	VDDQ_3	C1	H10		DVSS_1
K9	CKE	VDDQ_4	C9		DDRV_32		B18
		VDDQ_5	D2	H13		DVSS_3
L2	CS	VDDQ_6	E9		DDRV_33		C18
K1	ODT	VDDQ_7	F1	E20		DVSS_5
J3	RAS	VDDQ_8	H2		DDRV_15		D18
K3	CAS	VDDQ_9	H9	F20		DVSS_9
L3					DDRV_20
	WE						E19
		NC_1	J1	G20		DVSS_16
T2			J9		DDRV_27
	RESET	NC_2					F19
		NC_3	L1	G15		DVSS_24
		NC_4	L9		DDRV_25		G19
F3	DQSL	NC_6	T7	G18		DVSS_31
G3					DDRV_26
	DQSL						G22
				D25		DVSS_32
C7	DQSU	VSS_1	A9		DDRV_12		E25
B7			B3	C25
	DQSU	VSS_2				DVSS_19
		VSS_3	E1		DDRV_9		A26
E7			G8	B25
	DML	VSS_4				DVSS_2
D3	DMU	VSS_5	J2		DDRV_6		B26
			J8	A25
		VSS_6				DVSS_4
E3	DQL0	VSS_7	M1		DDRV_3		C26
F7			M9	H7
	DQL1	VSS_8				DVSS_6
F2	DQL2	VSS_9	P1		DDRV_30		D26
F8			P9	H8
	DQL3	VSS_10				DVSS_10
H3	DQL4	VSS_11	T1		DDRV_31
H8			T9	J8
	DQL5	VSS_12
G2	DQL6				DDRV_34
H7
	DQL7	VSSQ_1	B1
D7			B9
C3	DQU0	VSSQ_2	D1
C8	DQU1	VSSQ_3	D8
C2	DQU2	VSSQ_4	E2
A7	DQU3	VSSQ_5	E8
A2	DQU4	VSSQ_6	F9
B8	DQU5	VSSQ_7	G1
A3	DQU6	VSSQ_8	G9
	DQU7	VSSQ_9

DDR_SS

DDR_NANYA

DDR_HYNIX

DDR_HYNIX

DDR_NANYA

DDR_SS

THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION. FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR

THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.

2011.12.09

DDR ONE SIDE 12

Copyright © 2012 LG Electronics. Inc. All rights reserved.	LGE Internal Use Only
Only for training and service purposes