Appendices Apx. C Pin Assignments
EQUIUM M40/M45/Sarellite M40/M45 Maintenance Manual C-11
1 '/MDMTIP' I 2 /MDMRNG O
3 DGND - 4 DGND -
C.22 CN505 CPU Socket (471-Pin)
Table C-22 CPU Socket (471-Pin)(1/9)
Pin No. Signal Name I/O Pin No. Signal Name I/O
A10 /H_PRDY# O D19 DGND -
A11 DGND - D2 DGND -
A12 /H_TDO O D20 /+VCC_CORE I
A13 /H_TCK I D21 DGND -
A14 DGND - D22 /+VCC_CORE O
A15 DGND O D23 DGND O
A16 DGND - D24 /H_D#(10) -
A17 DGND O D25 /H_DINV#0 O
A18 /H_THERMDC I D26 DGND I
A19 /H_D#(0) D3 /H_FERR# O
A2 DGND O D4 /H_NMI -
A20 DGND - D5 DGND O
A21 /H_D#(6) O D6 /+VCC_CORE I
A22 /H_D#(2) I D7 DGND O
A23 DGND O D8 /+VCC_CORE -
A24 /H_D#(4) - D9 DGND O
A25 /H_D#(1) O E1 DGND I
A3 /H_IGNNE# O E11 /+VCCP -
A4 DGND - E12 DGND O
A5 DGND O E13 /+VCCP I
A6 /H_CPUSLP# I E14 DGND O