PIN FUNCTION DESCRIPTION
|
|
|
| PIN | PIN NAME |
|
|
|
|
|
| DESCRIPTION | |||||||
|
|
|
|
|
|
|
|
|
|
| |||||||||
| CLK | Clock |
| The system clock input. All other inputs are referenced to the SDRAM on the | |||||||||||||||
|
| rising edge of CLK. | |||||||||||||||||
|
|
|
|
|
|
|
|
|
| ||||||||||
|
|
|
|
|
|
|
|
|
|
| |||||||||
| CKE | Clock Enable |
| Controls internal clock signal and when deactivated, the SDRAM will be one | |||||||||||||||
|
| of the states among power down, suspend or self refresh. | |||||||||||||||||
|
|
|
|
|
|
|
|
|
| ||||||||||
|
|
|
|
|
|
|
|
|
| ||||||||||
|
|
|
|
|
|
|
| Chip Select | Command input enable or mask except CLK, CKE and DQM | ||||||||||
| CS | ||||||||||||||||||
|
|
|
|
|
|
|
|
| |||||||||||
| BA | Bank Address |
| Select either one of banks during both |
| and |
| activity. | |||||||||||
| RAS | CAS | |||||||||||||||||
|
|
|
|
|
|
|
|
|
|
| |||||||||
| A0 ~ A10 | Address |
| Row Address : RA0 ~ RA10, Column Address : CA0 ~ CA7 | |||||||||||||||
|
| ||||||||||||||||||
|
|
|
|
|
|
|
|
|
| ||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| Row Address Strobe, |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| RAS, CAS and WE define the operation. | ||||||||||
| RAS, CAS, WE | Column Address Strobe, |
| ||||||||||||||||
|
| Refer function truth table for details | |||||||||||||||||
|
|
|
|
|
|
|
| Write Enable |
| ||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| |
|
|
|
|
| |||||||||||||||
| LDQM, UDQM | Data Input/Output Mask |
| DQM control output buffer in read mode and mask input data in write mode | |||||||||||||||
|
|
|
|
| |||||||||||||||
| DQ0 ~ DQ15 | Data Input/Output |
| Multiplexed data input / output pin | |||||||||||||||
|
|
|
| ||||||||||||||||
| VDD/VSS | Power Supply/Ground | Power supply for internal circuit and input buffer | ||||||||||||||||
|
|
|
| ||||||||||||||||
| VDDQ/VSSQ | Data Output Power/Ground | Power supply for DQ | ||||||||||||||||
|
|
|
| ||||||||||||||||
| NC | No Connection | No connection | ||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Note:
We have rights to improve our design plan before we inform our customers.