Intel 249323-003, Demo Board with FPGA for SS-SMII (Fiber)-to-MII Conversion manual Mode

Page 20

Document #: 249323

Revision #: 003

Rev. Date: January 24, 2002

20

Development Kit Manual

 

 

6

 

A

 

 

 

 

B

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

D

 

 

 

 

 

 

 

 

 

 

 

E

 

 

 

Figure5.Control

LXD9785PQFPDemo

14

REF_CLK_0

 

REF_CLK_0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

U1I

 

 

 

 

 

 

 

 

 

VCCIO

 

 

 

 

 

 

 

VCCIO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R6

4.7K

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

14

REF_CLK_1

 

REF_CLK_1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

AMDIX_EN

83

AMDIX_EN

 

 

 

 

 

 

 

 

S8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDC0

 

63

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDC0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDC1

 

24

 

 

177

MODESEL_0

 

 

 

 

 

 

 

 

1

 

12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDC1

 

MODESEL_0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDIO0

 

64

 

178

MODESEL_1

 

 

 

 

 

 

 

 

2

 

11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDIO0

 

MODESEL_1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R14

R15

R25

R16

R17

R10

 

 

 

MDIO1

 

25

 

176

SECTION

 

 

 

 

 

 

 

 

 

3

 

10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDIO1

 

SECTION

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

59

MDIX

 

 

 

 

 

 

 

 

 

4

 

9

 

 

 

 

 

 

 

 

JP1

 

 

VCCIO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDIX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4.7K

4.7K

4.7K

4.7K

4.7K

4.7K

 

 

 

 

 

 

 

 

85

CFG_3

 

 

 

 

 

 

 

 

 

5

 

8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CFG_3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

86

CFG_2

 

 

 

 

 

 

 

 

 

6

 

7

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CFG_2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SD_2P5V

95

 

 

87

CFG_1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SD_2P5V

 

CFG_1

 

 

 

 

 

 

 

 

 

 

 

 

4

 

 

 

J2

 

 

 

 

MDIO0_FIX

 

 

 

 

 

 

 

 

 

 

 

TSLEW_0

 

94

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

S5

 

 

 

 

 

 

 

 

 

 

TxSLEW_0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TSLEW_1

 

93

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SW DIP-6

 

 

 

 

IN

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TxSLEW_1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDIO0_1

 

8

 

1

 

 

 

 

 

 

 

PAUSE

 

 

50

 

 

 

 

 

VCCIO

R3

R4

R5

R7

R26

R8

 

R9

 

 

 

 

 

 

2

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

PAUSE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7

 

2

 

 

 

 

 

 

PWRDWN

 

174

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PWRDWN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

HEADER 3X1

 

 

6

 

3

 

 

 

 

 

 

 

MDDIS

 

 

84

 

 

173

 

R726

4.7K

4.7K

4.7K

4.7K

4.7K

4.7K

4.7K

 

4.7K

 

 

 

 

 

 

 

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDDIS

 

G_FX/TP

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

 

4

 

 

 

 

 

 

 

TFIFO

 

 

172

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

 

 

JP2

 

 

 

 

 

 

 

 

 

 

 

 

 

TFIFO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SECTION

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RJ11

 

1

 

 

 

SW DIP-4

VCCIO

 

 

 

 

 

TP1

TP2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Board

 

 

 

HEADER 3X1

 

 

 

 

 

 

 

 

 

 

 

 

TDI

167

TDI

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDC0_FIX

 

 

 

 

 

 

 

 

 

 

1 1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TRST

171

TRST

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

D1

LED RD

 

 

 

 

 

 

 

 

 

170

TCK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDC0_1

 

 

 

 

 

 

 

 

 

MDINT0

 

 

 

 

TCK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R12

220

 

 

 

67

 

 

169

TMS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

MDINT0

 

TMS

 

 

 

 

 

 

 

 

 

VCCIO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R13

220

 

 

MDINT1

 

26

 

168

TDO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDINT1

 

TDO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D93 LED RD

MDINT

REF_CLK_1

 

 

6

REFCLK1

 

ADD_3

89

 

 

 

 

 

 

 

ADD_3

4

S1

 

7

 

 

 

 

with

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ADD_0

92

 

 

 

 

 

 

 

ADD_0

1

 

 

10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

91

 

 

 

 

 

 

 

ADD_1

2

 

 

9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ADD_1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

REF_CLK_0

 

 

44

 

 

90

 

 

 

 

 

 

 

ADD_2

3

 

 

8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VCCIO

 

 

 

 

 

 

 

 

REFCLK0

 

ADD_2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

JP4

 

 

 

 

 

 

 

 

 

 

 

 

nRESET

 

 

 

175

RESET

 

ADD_4

88

 

 

 

 

 

 

 

ADD_4

5

 

 

6

 

 

 

 

FPGA

 

 

 

 

 

MDIO1_1

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

TP5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SW DIP-5

 

 

 

 

 

 

 

 

 

 

 

 

 

S4

D2

 

 

R23

 

 

 

 

 

 

 

 

 

 

 

LXT9785_SS/SMII

R18

 

R19

R20

R21

R22

 

 

 

 

 

 

 

 

 

 

 

3

 

J3

 

 

 

MDIO1_FIX

 

 

 

10K

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VCCIO

 

 

 

 

 

 

 

 

 

 

 

 

LL4148

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4.7K

 

4.7K

4.7K

4.7K

4.7K

 

 

 

 

 

 

 

 

 

 

1

 

 

 

1

 

U2A

 

 

U2B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

IN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

3

 

3

 

 

 

1

2

 

3

 

4

 

 

JP19

JP20

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

for

 

 

5

 

 

JP5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SW-NO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

 

 

HEADER 3X1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

 

 

 

 

R11

100

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R24

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6

 

 

 

 

 

 

 

 

74HC14

 

 

74HC14

 

 

 

 

 

 

 

 

 

 

 

 

 

GND

 

 

 

 

 

4.7K

JTAG

PORT

 

 

SS-

 

 

 

 

 

1

 

GND

 

 

+

C1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

JP3

 

 

 

 

 

 

RJ11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDC1_FIX

 

 

 

 

10uF

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TRST

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

2

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

TCK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

4

 

 

 

 

 

 

 

 

 

MDC1_1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TMS

 

 

 

 

 

SMII

 

 

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

6

 

 

 

 

 

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TDO

 

 

TDI

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

U1L

 

 

 

 

 

 

 

 

 

 

 

 

7

8

 

 

 

 

 

 

 

 

HEADER 3X1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

HEADER 4X2

 

(Fiber)-to

 

 

 

 

 

 

 

 

 

 

 

 

VCCIO

 

 

 

 

 

TX_CLK0

 

 

 

32

TX_CLK0(SS)

 

RX_CLK0(SS)

60

R558

 

45.3

RX_CLK0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TX_SYNC0

 

 

35

 

58

R559

 

45.3

RX_SYNC0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TXSYNC0(SS)

 

RX_SYNC0(SS)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDIO0_1

 

 

 

MDIO0_1 4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VCC_PECL

 

 

 

 

 

 

 

2X4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDIO1_1

 

 

 

MDIO1_1 6

 

 

 

 

REMOVE

JP12

 

 

 

 

 

 

 

 

 

 

 

TX_CLK1

 

 

201

TX_CLK1(SS)

 

RX_SYNC1(SS)

17

R568

 

30.1 1%RX_SYNC1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D155

 

 

 

TX_SYNC1

 

204

 

21

R569

 

30.1 1%RX_CLK1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

JP12

SD_2P5V

 

 

 

 

 

MODE

 

 

 

 

 

 

 

TXSYNC1(SS)

 

RX_CLK1(SS)

 

 

 

 

 

 

 

 

MDC0_FIX

 

 

MDC0_FIX 17

 

 

 

FOR 3.3V SD

 

 

 

 

 

 

LED

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDIO0_FIX

 

MDIO0_FIX 17

 

 

2

 

 

 

U2C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

INTERFACE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDC1_FIX

 

 

MDC1_FIX 18

 

-MII

 

R725

5

 

6

 

R610

220

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MDIO1_FIX

 

MDIO1_FIX 18

 

 

 

 

 

 

4.7K

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LXT9785_SS/SMII

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

17

MDIO0

 

MDIO0

 

SECTION

74HC14

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Conversion

 

 

 

 

 

U2D

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RX_CLK

 

 

 

RX_CLK 13,16

 

 

 

 

 

 

 

 

 

9

 

8

 

R611

220

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RX_SYNC

 

 

 

RX_SYNC

13,16

 

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1X8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RX_CLK1

 

 

 

RX_CLK1 13,16

 

 

 

 

4

MDC0_1

 

MDC0_1

 

 

74HC14

 

D156

 

 

 

 

 

RX_CLK0

 

 

 

 

 

 

 

 

 

 

 

RX_SYNC1

 

 

RX_SYNC1

13,16

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6

MDC1_1

 

MDC1_1

 

 

 

 

 

 

 

MODE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LED

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

nRESET

 

 

 

nRESET 13

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

JP15

2

RX_CLK

 

 

 

 

 

 

 

 

 

SECTION

 

 

 

SECTION 14

 

 

 

 

17

MDC0

 

MDC0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

 

 

 

 

3

 

HEADER 3X1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

18

MDC1

 

MDC1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RX_CLK1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

18

MDIO1

 

MDIO1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

U2E

 

 

 

U2F

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RX_SYNC0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

11

10

 

13

12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

13,16

TX_CLK0

 

TX_CLK0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

13,16 TX_SYNC0

TX_SYNC0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

74HC14

 

 

74HC14

 

 

 

 

 

 

 

 

 

JP16

2

RX_SYNC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Title

 

 

 

 

 

 

 

 

 

 

 

 

 

 

13,16 TX_CLK1

 

TX_CLK1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

 

HEADER 3X1

 

 

 

 

 

 

LXD9785 SS/SMII MII FX DV BOARD

 

 

 

13,16 TX_SYNC1

TX_SYNC1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RX_SYNC1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Size

 

Document Number

 

 

 

 

 

 

Rev

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

B

 

CONTROL

 

 

 

 

 

 

 

A2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Date:

Wednesday, February 21, 2001

 

Sheet

3

of

18

 

 

 

 

 

 

A

 

 

 

 

B

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

D

 

 

 

 

 

 

 

 

 

 

 

E

 

 

 

 

 

Image 20
Contents Development Kit Manual JanuaryDocument # Revision # Rev. Date January 24 Contents Tables Revision History Date Revision DescriptionPage Features General DescriptionLXD9785 Pqfp MII Demo Board Fiber Register Configuration IntroductionOverview Equipment RequirementsTypical Setup Typical Test SetupLXD9785/9785E SS-SMII Fiber Demo Board Jumper / Label Setting Configuration Quick-Start ChecklistQuick-Start Jumper Settings Quick-Start Switch Settings Switch / Label Setting Configuration Switch S1Switch S5 Switch S8Optional Configurations Global Operating ConfigurationsMII Address Configurations Global Configuration Settings Switch S5Alternate Mdio Routing Configuration PHY Address Configuration Settings Switch S1Jumper Setting Description Mdio Routing PortJtag Test Signals Extended Temperature Operation with the LXT9785HEJtag Test Signal Descriptions Jumper Pin# Symbol DescriptionDirect Drive LED Configuration Settings Register LEDsDirect Drive LEDs LED Bits Program DescriptionInter Frame Status LEDs LED Pulse Stretch Settings RegisterBit Name Description Type Default Board Schematics LXD9785 Pqfp MII Demo Board Power Fiber Board Revision A2Mode Pqfp MII MII Ports 4 MIIPorts6and LXD9785 Pqfp Fpga for SS-SMII Fiber-to Fiber Ports 4 Fiber Ports 6 Board SS-SMII to MII Altera Clock Distribution Fpga Pqfp Demo Board with Fpga for SS-SMII MDIO0 and MDC0 Fix MDIO1 Reference Designator Description Manufacturer Part Number Bill of MaterialsLXD9785 Bill of Materials Fiber SS-SMII Ferrite Bead FAIR-RITE Panasonic ERJ-6ENF82R5V IC Logic Fairchild

249323-003, Demo Board with FPGA for SS-SMII (Fiber)-to-MII Conversion specifications

The Intel 249323-003 demo board is an advanced platform designed for SS-SMII (Synchronous Serial - Synchronous Media Independent Interface) to MII (Media Independent Interface) conversion, utilizing FPGA technology. This demo board serves as a pivotal tool for developers and engineers in the field, facilitating the evaluation and testing of high-speed networking applications, particularly those involving fiber-optic communication.

At its core, the Intel 249323-003 is equipped with a robust FPGA that is capable of handling complex data processing tasks with high efficiency. The FPGA architecture allows for flexible configuration, enabling users to customize the interface as per their specific application requirements. This adaptability is crucial in developing solutions for various networking protocols, ensuring seamless integration across different mediums.

One of the standout features of the demo board is its support for fiber-optic connections, which are essential for high-speed data transmission over long distances. The board includes interfaces that allow for the connection of fiber transceivers, thereby facilitating faster communication speeds and improved bandwidth efficiency. This capability is particularly beneficial for applications in data centers, telecommunications, and other high-bandwidth scenarios.

Additionally, the Intel 249323-003 demo board showcases low latency performance, a critical characteristic for real-time applications. This feature is achieved through sophisticated design and optimization techniques that ensure quick data processing. The board also supports various data rates, making it versatile enough for different use cases.

Another important aspect is the board’s power consumption efficiency. By implementing advanced power management techniques, the Intel 249323-003 minimizes energy usage while maximizing performance, making it a cost-effective solution for developers looking to create sustainable applications.

In terms of connectivity, the demo board offers multiple I/O options, facilitating interaction with other devices and systems. This eases the development process, allowing engineers to prototype and test their designs rapidly.

In conclusion, the Intel 249323-003 demo board is a sophisticated and versatile platform for SS-SMII to MII conversion. With its powerful FPGA, support for fiber-optic interfaces, low latency, and efficient power management, it stands out as a vital resource for developers working on high-speed networking solutions. Whether for prototyping or extensive testing, this demo board equips engineers with the tools necessary to innovate and elevate their networking projects to new heights.