チップマルチスレッド化マルチコアプロセッサお よびメモリー技術
UltraSPARC® T1 マルチコアプロセッサは、SPARC Enterprise T2000 サーバの基盤で す。この UltraSPARC T1 プロセッサは、高度なスレッド化トランザクション処理を 実現するために最適化された、チップマルチスレッディング (CMT) 技術に基づいて います。UltraSPARC T1 プロセッサでは、従来のプロセッサ設計に比べて消費電力 および熱の放散を低減するとともに、スループットの向上を実現しています。
購入したモデルによっては、プロセッサに 4 つまたは 8 つの UltraSPARC コアが搭 載されています。各コアは、4 つのスレッドを実行できる 64 ビットの実行パイプラ イン 1 つに相当します。つまり、8 コアプロセッサでは、最大 32 のアクティブス レッドが並行処理されます。
L1 キャッシュ、L2 キャッシュ、メモリーアクセスクロスバー、DDR2 メモリーコン トローラ、JBus 入出力インタフェースなどの追加のプロセッサコンポーネントは、 最適なパフォーマンスを実現できるように入念に調整されています。詳細は、図 2 を 参照してください。
図2 UltraSPARC T1 マルチコアプロセッサのブロック図
SPARC Enterprise T2000 サーバの機能 5