Fujitsu MB15F74UV manual Block Diagram

Page 4

MB15F74UV

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

■ BLOCK DIAGRAM

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VCCIF

GNDIF

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(5)

(4)

 

 

 

 

PSIF (7)

Intermittent

 

 

3 bit latch

7 bit latch

 

 

 

11 bit latch

 

 

 

 

 

 

mode control

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(IF-PLL)

 

 

LDS

SWIF

FCIF

Binary 7-bit

 

 

 

Binary 11-bit

Phase

Fast

Charge

Current

(6) DoIF

 

 

 

 

 

 

 

 

 

 

 

swallow counter

 

 

programmable

comp.

lock

pump

Switch

 

 

 

 

 

(IF-PLL)

 

counter (IF-PLL)

(IF-PLL) Tuning

(IF-PLL)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

fpIF

 

 

 

 

 

 

finIF (2)

Prescaler

 

 

 

 

 

 

 

 

 

 

 

Lock Det.

 

 

 

(IF-PLL)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(IF-PLL)

 

 

 

XfinIF (3)

(32/33, 64/65)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2 bit latch

14 bit latch

 

 

 

1 bit latch

 

 

LDIF

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Binary 14-bit pro-

C/P setting

 

 

 

 

 

 

 

 

 

 

 

T1

T2

grammable ref.

 

 

 

 

 

 

 

 

 

 

 

 

 

counter

 

 

 

 

 

 

 

 

 

 

 

 

 

counter(IF-PLL)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

frIF

 

 

 

 

 

 

 

 

 

 

OSCIN (18)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Fast

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

lock

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Tuning

 

 

 

 

 

 

 

 

frRF

 

 

 

 

 

 

AND

Selector

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LD

 

 

 

 

 

 

 

 

Binary 14-bit pro-

 

 

 

 

 

 

 

 

 

 

 

T1

T2

 

C/P setting

 

 

 

frIF

 

 

 

 

 

 

grammable ref.

 

 

 

 

 

(8) LD/

 

OR

 

 

 

 

 

 

 

counter

 

 

 

frRF

 

 

 

 

 

 

counter (RF-PLL))

 

 

 

 

 

 

 

 

 

 

 

 

 

 

fpIF

fout

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2 bit latch

14 bit latch

 

 

 

1 bit latch

 

 

 

fpRF

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LDRF

 

 

 

finRF (14)

Prescaler

 

 

 

 

 

 

 

 

 

fpRF

 

Lock Det.

 

 

 

(RF-PLL)

 

 

 

 

 

 

 

 

 

 

 

 

XfinRF (13)

 

 

 

 

 

 

 

 

 

 

(RF-PLL)

 

 

(64/65, 128/129)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LDS

SWRF

FCRF

Binary 7-bit

 

 

Binary 11-bit

Phase

Fast lock Tuning

Charge

Current

(10) DoRF

 

Intermittent

 

 

 

 

comp.

 

 

 

swallow counter

 

 

programmable

pump

Switch

 

PSRF (9)

mode control

 

 

(RF-PLL)

 

counter (RF-PLL)

(RF-PLL)

(RF-PLL)

 

(RF-PLL)

 

 

3 bit latch

7 bit latch

 

 

 

fpRF

 

 

 

 

 

 

 

 

 

 

 

 

11 bit latch

 

 

 

 

 

 

LE (15)

Schmitt

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

trigger

Latch selector

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

circuit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Schmitt

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Data (16)

trigger

C

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

circuit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

N

N

23-bit shift register

 

 

 

 

 

 

 

 

 

 

 

Schmitt

 

 

 

 

 

 

 

 

 

 

Clock(17)

1

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

trigger

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

circuit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(1)

(11)

(12)

 

 

 

 

 

 

 

 

 

 

 

GND

VCCRF

GNDRF

 

 

 

4

Page 3 Page 5
Image 4
Page 3 Page 5
Contents Features DescriptionPackage Pin plastic BCC LCC-18P-M05MB15F74UV PIN AssignmentsPIN Description Pin no DescriptionsBlock Diagram MB15F74UVParameter Symbol Rating Unit Min Parameter Symbol Value Unit Remarks Min TypAbsolute Maximum Ratings Recommended Operating ConditionsParameter Symbol Condition Electrical CharacteristicsMin Typ Parameter Symbol Condition Value Unit Min Typ Charge pump Vs V doV ≤ V do ≤ V CC − 0.5 Current rate Vs Ta −40 C ≤ Ta ≤ 85 CFunctional Description ProgrammableProgrammable Reference Counter R10 R11 R12 R13 R14Data setting Divide ratio R14 R13 R12 R11 R10Divide ratio N11 N10 Divide ratioPhase comparator input FC IF, RF = Do IF, Do RF Divide ratio SW =Current value LD/fout pin statePower Saving Mode Intermittent Mode Control Circuit Status PS pinParameter Min Typ Max Unit 100Phase Comparator Output Waveform FC bit =LD Output Logic IF-PLL section RF-PLL section LD outputController Divide ratio setting OscilloscopeTypical Characteristics Catalog guaranteed rangeFin input sensitivity RF-PLL input sensitivity vs. Input frequencyOscin input sensitivity Input sensitivity vs. Input frequencySensitivity InputMA mode Charge pump output current IDO mA Charge pump output voltage VDOFinIF input impedance Fin input impedanceFinRF input impedance Oscin input impedance Oscin input impedanceReference Information PLL Phase NoisePLL Reference Leakage Mkr x 439.99764 ∝s 50.0009 MHz Application Example ControllerOrdering Information Usage PrecautionsPart number Package Remarks Package Dimension Fujitsu Limited C18058S-c-1-1 Dimensions in mm inchesFujitsu Limited F0401
Top Page Image Contents