Schematic Diagrams
B - 12 DDR3 SO-DIMM 2
B.Schematic Diagrams
DDR3 SO-DIMM 2
1.5V
M_ B _ DQ 2 6
1.5V_D IMM 1
M_B_CAS#6
M_ B _ A 9
M_B_R AS#
M_B_RAS#6
C3 2 6
*.1u_10V_04
20mils
M_ B _ D Q 2
M_ B _ DQ 5 8
M_ B _ D Q 8
M_B_DQ S56
M_ B _ DQ 3 1
M_ B _ DQ 3 8
M_ B _ DQ 6 3
M_B_DQ S16
SA1_DIM 1
R210
10 K _ 0 4 M_ OD T 35
M_ B _ DQ 4 8
M_C KE3
M_ B _ DQS 6#6
M_ CL K _ DD R25
VDD SPD10
M_ B _ A 1 3
C3 1 9
0.01u_50V_04
M_ B _ DQ 3 3
M_ CS 3#5
C3 23
.1u_10V_04
C325
.1u_10V_04
C332
1u_6.3V_04
PV T: Del C329,C33 1
M_ OD T 25
M_ B _ D Q 4
M_ B _ DQ 5 4
M_ B _ A 1 2
M_ B _ DQ 6 0
JD IMM 2B
D DR 3_SO DIM M_204PH
75
76
81
82
87
88
93
94
99
10 0
10 5
10 6
19 9
77
12 2
12 5
1
2
3
8
9
13
14
19
20
25
26
31
32
37
38
43
44
48
49
54
55
60
61
65
66
71
72
127
128
133
134
138
139
144
145
150
151
155
156
161
162
167
168
172
173
178
179
184
185
189
190
195
196
GND2
GND1
204
203
12 6
30
19 8
11 1
11 2
11 8
11 7
12 3
12 4
VD D1
VD D2
VD D3
VD D4
VD D5
VD D6
VD D7
VD D8
VD D9
VD D10
VD D11
VD D12
VD DSPD
NC1
NC2
N CTEST
VR EF_ DQ
VSS1
VSS2
VSS3
VSS4
VSS5
VSS6
VSS7
VSS8
VSS9
VSS10
VSS11
VSS12
VSS13
VSS14
VSS15
VSS 16
VSS 17
VSS 18
VSS 19
VSS 20
VSS 21
VSS 22
VSS 23
VSS 24
VSS 25
VSS 26
VSS 27
VSS 28
VSS 29
VSS 30
VSS 31
VSS 32
VSS 33
VSS 34
VSS 35
VSS 36
VSS 37
VSS 38
VSS 39
VSS 40
VSS 41
VSS 42
VSS 43
VSS 44
VSS 45
VSS 46
VSS 47
VSS 48
VSS 49
VSS 50
VSS 51
VSS 52
G2
G1
VTT2
VTT1
VR EF_ CA
R ESET#
EVEN T#
VD D13
VD D14
VD D16
VD D15
VD D17
VD D18
C339
10u_10V_08
M_ B _ A 0
M_ B _ DQ 6 1
VTT_MEM _D IMM 1
M_ B _ D Q 5
M_ B _ DQ 4 0
C304
1u _ 6 . 3V _0 4
C320
.1u_10V_04
Z1103
M_ B _ DQ 4 7
ICH _ SMBD AT010,15,18
C318
10u_10V_08
R214
10K_1%_04
1.5V
20mils
M_ B _ DQ 1 3
M_ B _ DQ 1 2
M_B _BS 1#6
M_ B _ DQ 3 6
DVT
M_ B _ A 8
VTT_M EM10 , 3 1
M_ B _ DQ 5 0
M_B_DQ S36
M_ B _ A 2
JD IMM2A
D DR 3_SO DIM M_204PH
98
97
96
95
92
91
90
86
89
85
107
84
83
119
80
78
5
7
15
17
4
6
16
18
21
23
33
35
22
24
34
36
39
41
51
53
40
42
50
52
57
59
67
69
56
58
68
70
129
131
141
143
130
132
140
142
147
149
157
159
146
148
158
160
163
165
175
177
164
166
174
176
181
183
191
193
180
182
192
194
109
108
110
113
115
114
121
73
74
101
103
102
104
200
202
201
197
11
28
46
63
136
153
170
187
12
29
47
64
137
154
171
188
10
27
45
62
135
152
169
186
116
120
79
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10/AP
A1 1
A12/BC#
A1 3
A1 4
A1 5
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
DQ 16
DQ 17
DQ 18
DQ 19
DQ 20
DQ 21
DQ 22
DQ 23
DQ 24
DQ 25
DQ 26
DQ 27
DQ 28
DQ 29
DQ 30
DQ 31
DQ 32
DQ 33
DQ 34
DQ 35
DQ 36
DQ 37
DQ 38
DQ 39
DQ 40
DQ 41
DQ 42
DQ 43
DQ 44
DQ 45
DQ 46
DQ 47
DQ 48
DQ 49
DQ 50
DQ 51
DQ 52
DQ 53
DQ 54
DQ 55
DQ 56
DQ 57
DQ 58
DQ 59
DQ 60
DQ 61
DQ 62
DQ 63
BA0
BA1
R AS#
WE#
C AS#
S0 #
S1 #
C KE0
C KE1
CK0
CK0#
CK1
CK1#
SD A
SC L
SA1
SA0
DM0
DM1
DM2
DM3
DM4
DM5
DM6
DM7
DQS0
DQS1
DQS2
DQS3
DQS4
DQS5
DQS6
DQS7
DQS0#
DQS1#
DQS2#
DQS3#
DQS4#
DQS5#
DQS6#
DQS7#
ODT0
ODT1
BA2
CLOSE TO SO-DIMM_1
M_ C S 2 #
Z1102
M_ B _ D M 46
M_ B _ A 1
C322
* 10u_10V_08
6 / 4 / 6
VD DSPD
M_ B _ DQS 3#6
M_ B _ D Q 3
M _ CL K_ DDR 2 #5
M_ B _ DQ 4 4
C335
.1u_10V_04
M_ CK E 35
M_ B _ DQS 1#6
1.5V5 , 7 , 9, 10 , 2 7 , 31 , 3 3
M_ B _ D M 26
M_B _BS 0#6
M_ B _ DQ 3 0
C324
2.2u_6.3V_06
SO -DIM M_1 is placed fart he r from
the GMCH than SO-DIMM_0
M_ B _ DQS 5#6
C3 1 3
1u_6.3V_04
C317
2.2u_6.3V_06
Z1101
C3 34
*.1u_10V_04
M_ B _ D M 06
M_ B _ DQ 1 5
R2 0 9
10K_04
M_ B _ DQ 3 5
M_ B _ DQ 4 1
M_ B _ DQ 1 1
C336
.1 u _1 0 V_ 04
M_B_DQ S66
M_ CK E 25
PM _EXTTS1#5
M_ B _ DQ 4 9
M_B_C AS#
M_B_BS1 #
M_B_DQ S06
M_ B _ DQ 3 4
C3 0 0
*.1u_10V_04
M_ B _ A 1 1
M_ B _ A 1 0
3. 3 V M
M_ O DT 2
M_ B _ W E #
M_ B _ DQ 5 5
M_ B _ D M 66
M_ B _ D M 16
C3 37
10u_10V_08
M_ B _ DQ 4 3
M_ B _ DQS 4#6
M_B_DQ S46
M_ B _ DQS 7#6
M_ B _ DQ 2 8
M_ B _ DQ 5 2
R215
10K_1%_04
M_ B _ DQ 2 4
C281
10u_10V_08
C333
* .1u_10V_04
M_ B _ DQ 3 2
M_ O DT 3
M_ B _ DQ 2 1
M_ B _ A 7
M_ B _ DQ 2 9
M_ B _ D M 76
3.3VM1 0 , 1 4, 15 , 1 6 , 18 , 3 2
M_ B _ A 1 4
M_ B _ DQ 5 3
+
C284
100u_10V_D
M_ B _ DQ 2 7
M_ B _ DQ 2 3
M _ B _ D Q [ 6 3: 0] 6
M_ B _ DQ 5 1
M_ B _ DQ 1 4
VTT_M EM
M_ CL K _ DD R35
C299
1u_6.3V_04
Layout note:
M_ B _ DQ 1 9M_B_BS2 #
M_ B _ DQ 4 2
M_ B _ DQS 2#6
M_C KE2
M_ B _ DQ 1 6
Layout Note:
M_ B _ A 4
M_ B _ DQ 2 2
M_B _BS 2#6
VTT_MEM _D IMM 1
M_ B _ A 5
M_ B _ D Q 0
M_ B _ DQ 6 2
M_ B _ DQ 5 9
M_ B _ D Q 9
SO-DIMM 1
C3 38
10u_10V_08
M_ B _ D M 36
M_ B _ D Q 6
M _ CL K_ DDR 3 #5
M_ CS 2#5
ICH _ SMBC LK 010,15,18
1.5V_DIM M1
M_ B _ W E #6
M_B_DQ S76
MV R E F _ DI M 1
DD R3 _ DRA MRS T#5,10
M_B_BS0 #
signal/space/signal:
M_ B _ DQ 3 7
M_ B _ DQS 0#6
M_ B _ DQ 1 7
M_ B _ DQ 2 5
C314
1u_6.3V_04
M_ B _ DQ 5 6
M_ B _ DQ 5 7
M_ B _ D Q 1
M_ B _ DQ 1 0
M_ B _ DQ 4 6
M_ B _ DQ 1 8
M_B_DQ S26
M_B_A[14:0]6
M_ B _ A 6
SA0_DIM 1
M_ C S 3 #
M_ B _ DQ 2 0
M_ B _ DQ 4 5
M_ B _ D M 56
M_ B _ D Q 7
M_ B _ A 3
M_ B _ DQ 3 9