CY7C1223HDocument #: 38-05674 Rev. *B Page 2 of 16
Logic Block Diagram
ADDRESSREGISTERADV
CLK BURST
COUNTER AND
LOGIC
CLR
Q1
Q0
ADSC
BW
B
BW
A
CE
1
DQ
B,
DQP
B
BYTE
WRITE REGISTER
DQ
A ,
DQP
A
BYTE
WRITE REGISTER
ENABLE
REGISTER
OE
SENSE
AMPS
MEMORY
ARRAY
ADSP
2A
[1:0]
MODE
CE
2
CE
3
GW
BWE
PIPELINED
ENABLE
DQ
s
DQP
A
DQP
B
OUTPUT
REGISTERS
INPUT
REGISTERS
E
OUTPUT
BUFFERS
DQ
B ,
DQP
B
BYTE
WRITE DRIVER
DQ
A,
DQP
A
BYTE
WRITE DRIVER
SLEEP
CONTROL
ZZ
A
0,A1,A[+] Feedback