Cypress CY62146EV30 Logic Block Diagram, Pin Configurations 3, Ball Vfbga Pin Tsop, Top View

Page 2

CY62146EV30 MoBL®

Logic Block Diagram

DATA IN DRIVERS

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0

ROW DECODER

256K x 16 RAM Array

SENSE AMPS

IO0–IO7

IO8–IO15

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

COLUMN DECODER

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BHE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

WE

11

12

13

14

15

16

17

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

A A

A

A

A

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BLE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Pin Configurations [3, 4]

48-ball VFBGA

44-pin TSOP II

Top View

Top View

 

1

2

3

4

5

6

 

BLE

OE

A0

A1

A2

NC

A

IO8

BHE

A3

A4

CE

IO0

B

IO9

IO10

A5

A6

IO1

IO2

C

VSS

IO11

A17

A7

IO3

VCC

D

VCC

IO12

NC

A16

IO4

VSS

E

IO14

IO13

A14

A15

IO5

IO6

F

IO15

NC

A12

A13

WE

IO7

G

NC

A8

A9

A10

A11

NC

H

A4 A3 A2 A1 A0

CE IO0 IO1 IO2 IO3

VCC VSS

IO4 IO5 IO6 IO7

WE

A17

A16

A15

A14

A13

144

243

342

441

540

639

738

837

936

1035

1134

1233

1332

1431

1530

1629

1728

1827

1926

2025

2124

2223

A5

A6

A7

OE

BHE

BLE

IO15

IO14

IO13

IO12

VSS

VCC

IO11

IO10

IO9

IO8 NC

A8

A9

A10

A11

A12

Notes:

3.NC pins are not connected on the die.

4.Pins H1, G2, and H6 in the BGA package are address expansion pins for 8 Mb, 16 Mb and 32 Mb, respectively.

Document #: 38-05567 Rev. *C

Page 2 of 12

Image 2
Contents Product Portfolio FeaturesFunctional Description Ball Vfbga Pin Tsop Logic Block DiagramPin Configurations 3 Top ViewOperating Range Electrical Characteristics Over the Operating RangeMaximum Ratings AC Test Loads and Waveforms Data Retention Characteristics Over the Operating RangeThermal Resistance Data Retention Waveform45 ns Parameter Description Min Max Unit Read Cycle Write CycleData OUT Previous Data Valid Switching WaveformsAddress Write Cycle No WE Controlled 15, 19 Write Cycle No CE Controlled 15, 19Write Cycle No WE Controlled, OE LOW Ordering Information Inputs/Outputs Mode PowerTruth Table BHE BLEPackage Diagrams Ball Vfbga 6 x 8 x 1 mmPin Tsop II REV ECN no Issue Date Orig. Description of ChangeDocument History