Texas Instruments SLAU081 manual TP7, TP6

Page 41

 

1

 

 

 

2

 

3

 

 

5(9

 

5HYLVLRQ4

￿+LVWRU\

$SSURYHG

 

 

 

 

 

 

 

 

 

 

(&1￿1XPEHU

 

 

 

 

 

 

 

 

 

 

 

 

 

2

040500

 

 

 

 

 

 

 

Signal Conditioning

 

 

Prototype Area

 

 

 

 

 

 

 

 

 

 

 

D

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D

 

IN_0

 

OUT_0

 

 

BB_Output_0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

IN_0

 

 

 

TP7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W3

 

 

 

 

 

 

 

 

 

 

 

 

 

W11

 

 

R9

 

 

 

 

 

 

 

 

 

BNC_0

 

 

 

 

 

Channel_0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

33

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C8

 

 

 

 

 

 

 

 

 

W1

1

J3

 

5

 

 

 

 

6800pF

 

 

 

 

 

 

 

 

 

B204+

B2_OUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

B203+

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

B2_FLT

 

W2

 

 

 

 

 

 

 

 

 

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

B202-

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

IDC_0

4

 

 

 

Signal Generator

 

 

 

 

 

 

 

 

 

 

C

 

B201-

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8

B2/SD

 

 

Test signal 0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

11

A2/SD

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

18

A201-

 

 

Test signal 1

W6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BNC_1

17

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A202-

 

13

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A2_OUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

16

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W5

A203+

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15

A204+

A2_FLT

14

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+Vs

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7

V2+

 

 

 

W7

 

 

TP6

 

 

 

 

 

 

 

B

IDC_1

 

 

 

 

 

 

 

 

 

 

 

 

B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

12

V2-

 

 

 

R12

 

Channel_1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

-Vs

9

VREF2

 

 

 

33

 

C9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6800pF

 

 

 

 

 

 

 

 

 

10

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Signal Conditioning

 

 

Prototype Area

 

 

 

 

￿￿

 

 

 

 

OUT_1

 

 

BB_Output_1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W8

 

 

 

 

 

 

 

 

 

 

A

IN_1

 

 

 

 

IN_1

 

 

 

 

12500 TI Boulevard. Dallas, Texas 75243

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

W25

 

 

 

 

TITLE:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Input Configuration

 

 

 

 

 

 

 

 

 

 

 

 

Engineer:

Joe Purvis

DOCUMENT CONTROL #:

 

 

 

 

REV:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Drawn By:

Joe Purvis

 

6430333

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FILE:

Input configuration

DATE:

28-Nov-2001

SIZE:

A4

SHEET:

11 OF:

14

 

1

 

 

 

2

 

3

 

 

 

 

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Image 41
Contents User’s Guide Important Notice EVM Important Notice EVM Warnings and Restrictions Contents Figures Introduction EVM Modes Stand-Alone Mode SAMUser Mode Stand-Alone ModeAnalog Input Conditioning Analog Output ConditioningGetting Started SAM Configuration Shipping Default ConfigurationDefault Description Configuration Switch SettingsJumper Settings Default Configuration DescriptionChannel 0 Analog Input Analog I/O Signal ConditioningJumpers Channel 0 Analog Output Signal GeneratorVoltage Reference ADC Supply VoltageStand-Alone-Mode, SW1-1 SwitchesClock/Timer Routing Evaluation board, SIL ConnectorsReference Description Pin Function Designator Number Agnd EVM power Analog output option No output Pin DIL header Evaluation board, SIL Host Communication ADC and DAC Direct AccessReference Description Pin Signal Designator Number Common Connector FSX EVM Connector J13 Pin No Signal Legacy ConnectorHost Connector Pin No Signal J13 Host Connector Plugged into J12 J15 Pin No Signal J13 Pin No SignalJ13 Pin No Signal J15 Wire Wrap J13 Jumper J13 Wire WrapAll of these connectors are shown below Description Pin Signal Name/Function Designator Number Pin connector J12 pin Bill of Materials, Board Layout, and Schematics Dspxf BNC0 DspclksDspclkx Dspclkr+VIN FL2 +VSGND FL3 RefinBLM11A121SGPB FB3+VIN TP9 FB2 ENA OUTTrim RV9GND RV7 SDO Agnd VDDAOUTW19 AOUTAW15 Dacout OUT/OUTBA2FLT A2OUTDacout OutaRV8 Clkr ClkxFB5 FSX BLM11A121SGPB FB4 FSREvmclkx Dsptout Sysclk DspclksDspclkx Dspfsr Dspclkr DsptoutAdccs ResetDspdx Evmclkx Adctc SysclkTP6 TP7RV3 TP5U4A RV4TP3 TP4 PT1 TP1 TP2RV1 RV2