ADC MLN7400EN, BANK2, Sdram Bank, AMD Flash, BOSIZE 8 Bit, BOSIZE 16Bit, BANK0, BANK1

	1	2													3						4						5												6			7
																						VCC_33
A																																												A
																						1	14	27		3	9	43	49
																ADDR(14:0)						VDD1	VDD2	VDD3		VDDQ1	VDDQ2	VDDQ3	VDDQ4			DATA(15:0)
																		0			23										2	0
	ADDR(15:0)								DATA(15:0)													A0								DQ0
			U6															1			24										4	1
																						A1								DQ1
	0	1					7	0										2			25										5	2
			A0			I_O1																A2								DQ2
	1	2					8	1										3			26										7	3
			A1			I_O2																A3								DQ3
	2	3					9	2										4			29										8	4
			A2			I_O3																A4								DQ4
	3	4					10	3										5			30										10	5
			A3			I_O4																A5								DQ5
	4	5					13	4										6			31										11	6
			A4			I_O5																A6								DQ6
	5	18					14	5										7			32										13	7
			A5			I_O6																A7								DQ7
	6	19					15	6										8			33										42	8	VCC_33
			A6			I_O7																A8								DQ8
	7	20					16	7	VCC_33									9			34										44	9
			A7			I_O8																A9								DQ9
	8	21					29	8										10			22										45	10
			A8			I_O9																A10			U7					DQ10
	9	24					30	9										11			35										47	11
			A9			I_O10																A11								DQ11
	10	25					31	10										12	R72	0	36		4MX16_SDRAM								48	12
			A10			I_O11																A12								DQ12
	11	26					32	11										13			20										50	13
			A11			I_O12																A13								DQ13
	12	27					35	12										14			21										51	14	C40 0.1uF	C41 0.1uF	C42 0.1uF	C43 0.1uF	C44 0.1uF	C45 0.1uF	C46 0.1uF			2 1 TC6
			A12			I_O13																A14								DQ14
																																									10uF 16V
	13	42					36	13	C32 0.1uF	C33 0.1uF	C34 0.1uF	C35 0.1uF	C36 0.1uF	C37 0.1uF	C38 0.1uF	C39 0.1uF															53	15
			A13			I_O14																								DQ15
	14	43					37	14
			A14			I_O15																																						B
	15	44					38	15													38
B			A15			I_O16											SDCLK					CLK
																					37
																	SDCKE					CKE
								VCC_33
							22
						NC1
		6					23
	NECS1		CS*			NC2
		17					28														19										40
	NEWE		WE*			NC3											SDCSN					CS*								NC
		41																			18
	NEOE		OE*														SDRASN					RAS*
							11														17
						VCC1											SDCASN					CAS*
							33														16
						VCC2											SDWEN					WE*																			GROUND
		39																	R73	0	15
	NBE0_LB																ADDR(15)
			LB*													GROUND						DQML
		40					12												R74	0	39
	NBE1_UB		UB*			VSS1											ADDR(16)					DQMH
							34
						VSS2																VSS1	VSS2	VSS3		VSSQ1	VSSQ2	VSSQ3	VSSQ4
				K6R1016V1D_SRAM
																						28	41	54		6	12	46	52
				BANK2				GROUND
																														SDRAM BANK
C																						GROUND											FLASH
																																												C
																						VCC_33
							VCC_33																										AMD Flash
	ADDR(18:0)																																BANK
				U9																																	VCC_33
	0		12
				A0																													Selection										BOSIZE : 8 Bit
	1		11
				A1
	2		10			32
				A2	VDD											ADDR(20:0)							13		37													4.7K					BOSIZE : 16Bit
	3		9																			U8
				A3
	4		8															0			25
				A4																		A0	VPP		VCC
	5		7															1			24
				A5					DATA(15:0)													A1
	6		6															2			23
				A6																		A2
	7		5			13		0										3			22																					X8
				A7	DQ0																	A3																R76
	8		27			14		1										4			21																			SW2	1		VCC_33
				A8	DQ1																	A4
	9		26			15		2										5			20																			2		NECS2
				A9	DQ2																	A5										DATA(15:0)		NCS_AMD
	10		23			17		3										6			19																				3
				A10	DQ3																	A6																				NECS0
	11		25			18		4										7			18									29		0
				A11	DQ4																	A7						D0
	12		4			19		5										8			8									31		1									4
				A12	DQ5																	A8						D1
	13		28			20		6										9			7									33		2								5		4.7K	R75
				A13	DQ6																	A9						D2						ADDR(20)
	14		29			21		7										10			6									35		3									6
D				A14	DQ7																	A10						D3																D
	15		3															11			5									38		4										1K	R79
				A15																		A11						D4
	16		2															12			4									40		5								SW_DPDT		X16
				A16																		A12						D5
	17		30															13			3									42		6
				A17																		A13						D6
	18		1															14			2									44		7
				A18																		A14						D7
																		15			1									30		8
																						A15						D8
																																											GROUND
			22			16												16			48									32		9
	NECS0			CE*	GND																	A16						D9
			24															17			17									34		10
	NEOE			OE*																		A17						D10
			31															18			16									36		11
	NEWE			WE*																		A18						D11
																		19			9									39		12
																						A19						D12
				AT29C040A												VCC_33	GROUND	20	R77	0	10									41		13
																						A20						D13
																			R78	4.7K	15									43		14
							GROUND															RY_BY#						D14
																					47									45		15
																						BYTE_VCCQ						D15
				BANK0																	14	*WP																						E
																					26
																	NCS_AMD					*CE
																					28
																	NEOE					*OE
																					11																	DESIGN				CUSTOMER
																	NEWE					*WE
																																											MCS LOGIC
																			R80	0	12		VSS2		VSS1
																	NRESET					*RST
																																						CHECK-1
																																												REV.
																							27		46	AM29LV160BB
																																											MLN7400EN
E																																						CHECK-2
																														BANK1								DATE				UPDATE	SHEET
																																								2003.11.18				6/14
																						GROUND																REMARK					MEMORY
	1	2													3					4						5										6