CY7C1215H

Switching Waveforms (continued)

Write Cycle Timing[16, 17]

 

 

tCYC

 

 

 

 

 

 

 

 

 

CLK

 

tCH

tCL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tADS

tADH

 

 

 

 

 

 

 

 

 

 

ADSP

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tADS

tADH

 

 

 

ADSC extends burst

 

 

 

 

 

 

 

 

 

 

tADS

tADH

 

 

 

 

 

 

 

 

 

 

 

 

 

ADSC

 

 

 

 

 

 

 

 

 

 

 

 

 

tAS

tAH

 

 

 

 

 

 

 

 

 

 

ADDRESS

 

A1

 

 

A2

 

 

 

 

A3

 

 

 

 

Byte write signals are

 

 

 

 

 

 

 

 

 

 

ignored for first cycle when

 

 

 

 

 

 

tWES tWEH

 

 

 

ADSP initiates burst

 

 

 

 

 

 

 

BWE,

 

 

 

 

 

 

 

 

 

 

 

 

BW[A :D]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tWES tWEH

 

 

 

 

 

 

GW

 

 

 

 

 

 

 

 

 

 

 

 

 

tCES

tCEH

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tADVS tADVH

 

ADV

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ADV suspends burst

 

 

 

 

OE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

tDS

tDH

 

 

 

 

 

 

 

 

Data In (D)

High-Z

t

D(A1)

D(A2)

D(A2 + 1)

D(A2 + 1)

D(A2 + 2)

D(A2 + 3)

D(A3)

D(A3 + 1)

D(A3 + 2)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OEHZ

 

 

 

 

 

 

 

 

 

 

Data Out (Q)

 

 

 

 

 

 

 

 

 

 

 

 

BURST READ

Single WRITE

BURST WRITE

 

DON’T CARE

UNDEFINED

Note:

17. Full width Write can be initiated by either GW LOW; or by GW HIGH, BWE LOW and BW[A:D] LOW.

Extended BURST WRITE

Document #: 38-05666 Rev. *B

Page 11 of 15

[+] Feedback

Page 11
Image 11
Cypress CY7C1215H manual Write Cycle Timing16