Tegra 200 Series Developer Board User Guide
Table 7. DDR Pinout
Signal | Pin |
| Signal | Pin |
DDR_A0 | A20 |
| DDR_DM0 | F19 |
DDR_A1 | C24 |
| DDR_DM1 | E15 |
DDR_A2 | D20 |
| DDR_DM2 | G23 |
DDR_A3 | B20 |
| DDR_DM3 | D9 |
DDR_A4 | F26 |
| DDR_DQ0 | F20 |
DDR_A5 | C26 |
| DDR_DQ1 | E18 |
DDR_A6 | C27 |
| DDR_DQ2 | D18 |
DDR_A7 | F28 |
| DDR_DQ3 | F18 |
DDR_A8 | A26 |
| DDR_DQ4 | F17 |
DDR_A9 | A23 |
| DDR_DQ5 | E21 |
DDR_A10 | D23 |
| DDR_DQ6 | D21 |
DDR_A11 | C20 |
| DDR_DQ7 | F21 |
DDR_A12 | C18 |
| DDR_DQ8 | E17 |
DDR_A13 | E28 |
| DDR_DQ9 | D15 |
DDR_A14 | C28 |
| DDR_DQ10 | F16 |
DDR_CLK | E26 |
| DDR_DQ11 | E14 |
DDR_CLK_N | E27 |
| DDR_DQ12 | F13 |
DDR_CAS_N | H26 |
| DDR_DQ13 | D16 |
DDR_CKE0 | A21 |
| DDR_DQ14 | D12 |
DDR_CKE1 | C21 |
| DDR_DQ15 | D13 |
DDR_CS0_N | E25 |
| DDR_DQ16 | F23 |
DDR_CS1_N | C23 |
| DDR_DQ17 | F25 |
DDR_BA0 | B26 |
| DDR_DQ18 | H22 |
DDR_BA1 | A24 |
| DDR_DQ19 | G25 |
DDR_BA2 | B24 |
| DDR_DQ20 | F22 |
DDR_QUSE0 | G15 |
| DDR_DQ21 | D24 |
DDR_QUSE1 | G17 |
| DDR_DQ22 | H24 |
DDR_QUSE2 | A18 |
| DDR_DQ23 | E23 |
DDR_QUSE3 | B18 |
| DDR_DQ24 | F9 |
DDR_RAS_N | B23 |
| DDR_DQ25 | F12 |
DDR_WE_N | F27 |
| DDR_DQ26 | E12 |
DDR_DQS0P | E20 |
| DDR_DQ27 | E9 |
DDR_DQS0N | D19 |
| DDR_DQ28 | F10 |
DDR_DQS1p | F15 |
| DDR_DQ29 | G8 |
DDR_DQS1N | F14 |
| DDR_DQ30 | F11 |
DDR_DQS2p | F24 |
| DDR_DQ31 | G9 |
DDR_DQS2N | E24 |
|
|
|
DDR_DQS3p | D10 |
|
|
|
DDR_DQS3N | E11 |
|
|
|
4.3.3 Unused Pins
Any unused signal pins can be left unconnected.
Advance Information – Subject to Change | 23 | |
| NVIDIA CONFIDENTIAL |
|