Figures
Figures
1 TMS320C645x DSP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2 GPIO Peripheral Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3 Interrupt
4 Direction Register (DIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
5 Output Data Register (OUT_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6 Set Data Register (SET_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
7 Clear Data Register (CLR_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
8 Input Data Register (IN_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
9 Set Rising Edge Interrupt Register (SET_RIS_TRIG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
10 Clear Rising Edge Interrupt Register (CLR_RIS_TRIG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
11 Set Falling Edge Interrupt Register (SET_FAL_TRIG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
12 Clear Falling Edge Interrupt Register (CLR_FAL_TRIG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6 | SPRU724 |