CY14B101L
Pinouts
Figure 1. Pin Diagram - 32-Pin SOIC and 48-Pin SSOP
VCAP |
| 1 | |||
| |||||
A16 |
| 2 | |||
| |||||
A14 |
|
|
| 3 | |
|
|
| |||
A12 |
| 4 | |||
| |||||
A7 |
| 5 | |||
|
|
| |||
A6 |
| 6 | |||
|
|
| |||
A5 |
| 7 | |||
|
|
| |||
A4 |
| 8 | |||
|
|
| |||
A3 |
| 9 | |||
|
|
| |||
A2 |
| 10 | |||
|
|
| |||
A1 |
| 11 | |||
|
|
| |||
A0 |
| 12 | |||
|
|
| |||
DQ0 |
| 13 | |||
|
|
| |||
DQ1 |
| 14 | |||
|
|
| |||
DQ2 |
|
| 15 | ||
|
|
|
| ||
VSS |
|
| 16 | ||
|
| ||||
|
|
|
|
|
|
Pin Definitions
32 
VCC
31 
A15
30 
HSB
29 
WE
28 
A13
27 
A8
26 
A9
25 
A11
24 
OE
23 
A10
22 
CE
21
DQ7
20
DQ6
19
DQ5
18
DQ4
17
DQ3
VCAP
A16
A14
A12
A7 
A6 
A5 
NC 
A4 
NC 
NC 
NC 
VSS 
NC 
NC 
DQ0
A3 
A2 
A1 
A0 
DQ1
DQ2
NC 
NC 
1 |
| 48 |
| VCC | ||||
|
| |||||||
2 |
| 47 |
| A15 | ||||
|
| |||||||
|
| |||||||
3 |
| 46 |
| HSB |
| |||
4 |
| 45 |
|
|
|
|
| |
|
| WE | ||||||
5 |
| 44 |
|
| A13 | |||
|
| |||||||
|
| |||||||
6 |
| 43 |
|
| A8 | |||
|
| |||||||
7 |
| 42 |
|
| A9 | |||
|
| |||||||
|
| |||||||
8 |
| 41 |
|
| NC | |||
9 | Top View | 40 |
|
| A11 | |||
| ||||||||
| ||||||||
10 | 39 |
|
| NC | ||||
|
| |||||||
11 | (not to scale) | 38 |
| NC | ||||
| ||||||||
12 |
| 37 |
| NC | ||||
|
| |||||||
|
| |||||||
13 |
| 36 |
|
| VSS | |||
14 |
| 35 |
| NC | ||||
|
| |||||||
15 |
| 34 |
| NC | ||||
|
| |||||||
16 |
| 33 |
| DQ6 | ||||
|
| |||||||
17 |
| 32 |
|
|
|
| ||
|
| OE | ||||||
18 |
| 31 |
|
| A10 | |||
|
| |||||||
19 |
|
| ||||||
| 30 |
|
| CE |
| |||
20 |
| 29 |
|
| DQ7 | |||
|
| |||||||
21 |
| 28 |
|
| DQ5 | |||
|
| |||||||
22 |
| 27 |
|
| DQ4 | |||
|
| |||||||
23 |
| 26 |
|
| DQ3 | |||
|
| |||||||
24 |
| 25 |
|
| VCC | |||
|
| |||||||
|
|
| ||||||
Pin Name | Alt | IO Type |
|
| Description | |||||||||||||||||
|
|
|
|
|
|
| Input | Address Inputs. Used to select one of the 131,072 bytes of the nvSRAM. | ||||||||||||||
|
|
|
|
|
|
| Input or Output | Bidirectional Data IO Lines. Used as input or output lines depending on operation. | ||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| Input | Write Enable Input, Active LOW. When the chip is enabled and |
| is LOW, data on the IO | ||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| WE | |||||||
|
| WE | W | |||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| pins is written to the specific address location. | ||||||
|
|
|
|
|
|
|
|
|
|
|
|
| Input | Chip Enable Input, Active LOW. When LOW, selects the chip. When HIGH, deselects the chip. | ||||||||
|
|
| CE |
| E | |||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| Input | Output Enable, Active LOW. The active LOW |
| input enables the data output buffers during | ||||
|
|
|
|
|
|
|
|
|
|
|
|
| OE | |||||||||
|
| OE |
| G | ||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| read cycles. Deasserting OE HIGH causes the IO pins to | ||||||
| VSS |
|
|
|
|
|
|
| Ground | Ground for the Device. The device is connected to ground of the system. | ||||||||||||
| VCC |
|
|
|
|
|
|
| Power Supply | Power Supply Inputs to the Device. | ||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| Input or Output | Hardware Store Busy | (HSB) | . When LOW, this output indicates a Hardware Store is in progress. | ||||
| HSB |
|
|
|
|
|
|
| ||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| When pulled low external to the chip, it initiates a nonvolatile STORE operation. A weak internal | ||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| pull up resistor keeps this pin high if not connected (connection optional). | ||||||
VCAP |
|
|
|
|
|
|
| Power Supply | AutoStore Capacitor. Supplies power to nvSRAM during power loss to store data from SRAM | |||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| to nonvolatile elements. | ||||||
|
| NC |
|
|
|
|
|
|
| No Connect | No Connect. This pin is not connected to the die. | |||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Document Number: | Page 2 of 18 |
[+] Feedback