Timing angeben. Wenn DRAM erneuert wird, werden Reihen und Spalten separat adressiert. Gestattet es, die Anzahl der Zyklen der Verzogerung im Timing einzustellen, die zwischen den CAS und RAS Abtastsignalen liegen, die verwendet werden, wenn der DRAM beschr ieben, ausgelesen oder auf- gef rischt wird. Eine hohe Geschwindigkeit fuhrt zu hoherer Leistung, während langsamere Geschwindigkeiten einen stabileren Betrieb bieten.

tRP

Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM Timing angeben. Legt die Anzahl der Taktzyklen fest, die das Reihenadress- ierungssignal (Row Address Strobe - RAS) für eine Vorladung bekommt. Wird dem RAS bis zur Auffrischung des DRAM nicht genug Zeit zum Aufbau seiner Ladung gegeben, kann der Refresh unvollstandig ausfallen und das DRAM Daten verlieren. Dieser Menüpunkt ist nur relevant, wenn synchroner DRAM verwendet wird.

tRAS

Wenn das DRAM TIMING auf [Manual] einstellt, stellt diese Einstellung das Nehmen der Zeit RAS fest, um von zu lesen und zu einer Speicherzelle zu schreiben.

tRTP

Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM Timing angeben. Legt die Pausenzeit zwischen ein Lesen Befehl und einem Vorladung Befehl.

tRFC

Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM Timing angeben. Gestattet es, stellt diese Einstellung das Nehmen der Zeit RFC fest, um von zu lesen und zu einer Speicherzelle zu schreiben.

tWR

Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM Timing angeben. Unter dieser Optionlegen Sie die WR-Verzögerung (in den Taktgeberzyklen) fest. Dieses Verzögerung muss garantieren, dass Daten in den schreibenpuffern werden können zu den Speicherzellen geschrieben, bevor Vor-Aufladung auftritt.

tRRD

Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM Timing angeben. Diese Option legt die Aktiv-zu-Aktive Verzögerung von den unterschiedlichen angegrenzter Teil des Speicher fest.

tWTR

Lautet die Einstellung unter DRAM Timing [Manual], können Sie hier die DRAM Timing angeben. Hier stellen Sie den tWTR-Wert (Write Data In to Read Com- mand Delay memory Timing) ein. Dieses setzt die Mindestzahl der Taktgeber- zyklen fest, müssen die zwischen dem letzten gültigen Schreibenarbeitsgang und der folgende gelesene Befehl zur gleichen internen Bank der DDR Vor- richtung auftreten.

FSB/DRAM Ratio

Hier können Sie die FSB-/Speicher-aktrelation angeben.

78

Page 78
Image 78
MSI G41M4-F manual