Clevo D900F DDR3 Channel C SO-DIMM2, B.Schematic Diagrams, ChannelC, Layout note, C Ha, S A0

Schematic Diagrams

DDR3 Channel C SO-DIMM_2

B.Schematic Diagrams

Sheet 9 of 47

DDR3 Channel C

SO-DIMM_2

ChannelC

M_ MAA_C 1

97

A0

D Q0

7

M_ DATA_C1

SO-DIMM2

M_ MAA_C 0

98

JD IMM3A

5

M_ DATA_C0

M_ MAA_C 5

91

A4

D Q4

6

M_ DATA_C5

M_ MAA_C 2

96

A1

D Q1

15

M_ DATA_C2

M_ MAA_C 3

95

A2

D Q2

17

M_ DATA_C3

M_ MAA_C 4

92

A3

D Q3

4

M_ DATA_C4

A5

D Q5

M_ MAA_C 6

90

16

M_ DATA_C6

M_ MAA_C 7

86

A6

D Q6

18

M_ DATA_C7

Layout Note:

M_ MAA_C 9

85

A7

D Q7

23

M_ DATA_C9

A8

D Q8

M_ MAA_C 8

89

21

M_ DATA_C8

CLK0/space/CLK_1

A9

D Q9

M_ MAA_C 11

84

A10/ AP

DQ10

35

M_ DATA_C11

M_ MAA_C 10

1 07

33

M_ DATA_C10

MS:8.5 / 5 / 8.5

A11

DQ11

M_ MAA_C 13

1 19

A12/ BC #

DQ12

24

M_ DATA_C13

SL: 4 / 4 / 4

M_ MAA_C 12

83

22

M_ DATA_C12

A13

DQ13

M_ MAA_C 14

80

34

M_ DATA_C14

M_ MAA_C 15

78

A14

DQ14

36

M_ DATA_C15

A15

DQ15

39

M_ DATA_C16

M_ SBS_C0

1 09

BA0

DQ16

41

M_ DATA_C17

M_ SBS_C1

1 08

DQ17

51

M_ DATA_C18

M_ SBS_C2

79

BA1

DQ18

53

M_ DATA_C19

M_ SCS_C _N 0

1 14

BA2

DQ19

40

M_ DATA_C20

M_ SCS_C _N 1

1 21

S0#

DQ20

42

M_ DATA_C21

D IM 0

C HA

CHB

CHC

3VS

CK_M_ CH2 _0_DP

1 01

S1#

DQ21

50

M_ DATA_C22

CK_M_ CH2 _0_DN

1 03

C K0

DQ22

52

M_ DATA_C23

CK_M_ CH2 _1_DP

1 02

C K0#

DQ23

57

M_ DATA_C24

S A0

Low

Lo w

H igh

CK_M_ CH2 _1_DN

1 04

C K1

DQ24

59

M_ DATA_C25

M_ SCKE_C 0

73

C K1#

DQ25

67

M_ DATA_C26

R 28 4

R 285

M_ SCKE_C 1

74

C KE0

DQ26

69

M_ DATA_C27

S A1

Low

Hig h

Low

M_ CAS_C _N

1 15

C KE1

DQ27

56

M_ DATA_C28

10K_0 4

*10K_0 4

M_ RAS_C _N

1 10

C AS#

DQ28

58

M_ DATA_C29

M_ WE_C_N

1 13

R AS#

DQ29

68

M_ DATA_C30

SA0_ DI M2

1 97

W E#

DQ30

70

M_ DATA_C31

SA1_ DI M2

2 01

SA0

DQ31

129

M_ DATA_C32

SCLK

2 02

SA1

DQ32

131

M_ DATA_C33

R 28 9

R 290

SDATA

2 00

SC L

DQ33

141

M_ DATA_C34

SD A

DQ34

143

M_ DATA_C35

*10K_04 10K_04

M_ OD T_C 0

1 16

DQ35

130

M_ DATA_C36

M_ OD T_C 1

1 20

ODT0

DQ36

132

M_ DATA_C37

ODT1

DQ37

140

M_ DATA_C38

R 291

0_04 Z09 04

11

DQ38

142

M_ DATA_C39

D M0

DQ39

R

279

0_04 Z09 05

28

147

M_ DATA_C40

D M1

DQ40

R

280

0_04 Z09 06

46

149

M_ DATA_C41

D M2

DQ41

R

286

0_04 Z09 07

63

157

M_ DATA_C42

D M3

DQ42

R

281

0_04 Z09 081 36

159

M_ DATA_C43

D M4

DQ43

R

287

0_04 Z09 091 53

146

M_ DATA_C44

D M5

DQ44

R

282

0_04 Z09 101 70

148

M_ DATA_C45

D M6

DQ45

R

288

0_04 Z09 111 87

158

M_ DATA_C46

D M7

DQ46

160

M_ DATA_C47

M_ DQS_C_ DP0

12

DQ47

163

M_ DATA_C48

M_ DQS_C_ DP1

29

D QS0

DQ48

165

M_ DATA_C49

M_ DQS_C_ DP2

47

D QS1

DQ49

175

M_ DATA_C50

M_ DQS_C_ DP3

64

D QS2

DQ50

177

M_ DATA_C51

M_ DQS_C_ DP4

1 37

D QS3

DQ51

164

M_ DATA_C52

M_ DQ S_ A_D P8

M_ DQS_C_ DP5

1 54

D QS4

DQ52

166

M_ DATA_C53

M_ DQ S_ A_D N8

M_ DQS_C_ DP6

1 71

D QS5

DQ53

174

M_ DATA_C54

M_ DQS_C_ DP7

1 88

D QS6

DQ54

176

M_ DATA_C55

X 58

?

? ? ?

D QS7

DQ55

181

M_ DATA_C56

?

?

?

EC C?

?

,

M_ DQS_C_ DN0

10

DQ56

183

M_ DATA_C57

?

?

D M ? ?

?

? ? OK

M_ DQS_C_ DN1

27

D QS0#

DQ57

191

M_ DATA_C58

M_ DQS_C_ DN2

45

D QS1#

DQ58

193

M_ DATA_C59

M_ DQS_C_ DN3

62

D QS2#

DQ59

180

M_ DATA_C60

M_ DQS_C_ DN4

1 35

D QS3#

DQ60

182

M_ DATA_C61

M_ DQS_C_ DN5

1 52

D QS4#

DQ61

192

M_ DATA_C62

M_ DQS_C_ DN6

1 69

D QS5#

DQ62

194

M_ DATA_C63

M_ DQS_C_ DN7

1 86

D QS6#

DQ63

D QS7#

DD R3 _SOD IMM2_204P

1.5V

R293

1 5m ils

t rac e

Fr om

po we r 0 .7 5V

1K_ 1%_04

3 4m ils

s pac in g

0.75V

DI MM_CA_VR EF_C

R292

C 502

C59

C81

C 60

C8 5

1K_ 1%_04

. 1U _10V_X7R_04

4. 7U _6. 3V_06

4. 7U_ 6. 3V_06

.1U_ 10V_X7R_04

.1U _10V_X7R_ 04

J DI MM3B

ChannelC

1. 5V

M_DATA_C[63: 0]

M_D ATA_C [6 3:0] 2

75

VDD1

VSS1 6

44

M_ CB_ EC C_C [7 :0]

76

VDD2

VSS1 7

48

81

49

82

VDD3

VSS1 8

54

87

VDD4

VSS1 9

55

M_DQS_C_D P[7: 0]

3VS

VD DSPDC

88

VDD5

VSS2 0

60

M_D QS_C _D P[ 7: 0]

2

93

VDD6

VSS2 1

61

NC2

94

VDD7

VSS2 2

65

M_DQS_C_D N[ 7:0

]

99

VDD8

VSS2 3

66

M_D QS_C _D N[7:0]

2

100

VDD9

VSS2 4

71

VDD1 0

VSS2 5

NC_ 04

105

VDD1 1

VSS2 6

72

106

12 7

111

VDD1 2

VSS2 7

12 8

M_MAA_C[ 15:0]

112

VDD1 3

VSS2 8

13 3

M_MAA_C [15: 0]

3

117

VDD1 4

VSS2 9

13 4

118

VDD1 5

VSS3 0

13 8

M_SBS_ C[2:0]

123

VDD1 6

VSS3 1

13 9

M_SBS_C[ 2: 0]

3

VDD SPD C

124

VDD1 7

VSS3 2

14 4

2 0m ils t rac e

VDD1 8

VSS3 3

14 5

M_SC KE_C[ 1: 0]

VSS3 4

M_SCKE_C [1:0]

3

199

15 0

VDDSPD

VSS3 5

15 1

C 146

C148

Z0 901

77

VSS3 6

15 5

M_ODT_C[ 1: 0]

Z0 902

122

NC 1

VSS3 7

15 6

M_OD T_C [1:0]

3

2. 2U

_16 V_X5R_06

Z0 903

125

NC 2

VSS3 8

16 1

.1U _1 0V_X7R _04

NC TEST

VSS3 9

16 2

PM_EXTTS_DD R#

198

VSS4 0

16 7

DDR 2_DRAMRST

30

EVENT#

VSS4 1

16 8

RESET#

VSS4 2

17 2

CK_M_C H2_0_DP

C K_ M_CH2_0_DP

3

VSS4 3

17 3

CK_M_C H2_0_DN

1

VSS4 4

17 8

C K_ M_CH2_0_DN

3

DI MM_CA_VREF_C

126

VREF_D Q

VSS4 5

17 9

CK_M_C H2_1_DP

C K_ M_CH2_1_DP

3

VREF_C A

VSS4 6

18 4

CK_M_C H2_1_DN

VSS4 7

18 5

C K_ M_CH2_1_DN

3

2

VSS4 8

18 9

3

VSS1

VSS4 9

19 0

8

VSS2

VSS5 0

19 5

M_RAS_C_N

M_RAS_C _N 3

9

VSS3

VSS5 1

19 6

M_CAS_C_N

13

VSS4

VSS5 2

M_WE_C _N

M_CAS_C _N 3

14

VSS5

M_WE_C_N 3

19

VSS6

20

VSS7

0.75V

25

VSS8

M_SC S_C_N0

M_SCS_C _N 0

3

26

VSS9

20 3

M_SC S_C_N1

31

VSS10

VTT1

20 4

M_SCS_C _N 1

3

32

VSS11

VTT2

37

VSS12

G1

GND 1

VSS13

38

GND 2

43

VSS14

G2

DD R2_DRAMRST

D DR2_DR AMRST

3

VSS15

PM_EXTTS_DD R#

D DR 3_SODIMM2_204P

PM_EXTTS_DDR #

7, 8

SCLK

SCL K 7,8 ,1 2,16, 18,19 ,3 2

SDATA

SDATA

7, 8, 12, 16,18,1 9, 32

Layout note:

SO-DIMM_2 is placed farther from the CPU than SO-DIMM_1

CLOSE TO SO-DIMM_2

7, 8,40

0. 75 V

4, 5,7,8,40,4

3

1. 5V

7,8,12,13, 15. .3 0, 32, 39,41,4

3

3VS

1. 5V

+ C10 7

C 76

C 78

C79

C56

C 55

C74

C58

C 87

C57

. 01U _16V_X7R_04

100U_6. 3V_B

10U _10V_08

10U_ 10V_08

1 0u_10V_ 08

.1U _10V_X7R _04

.1 U_10V_X7R _0 4

B - 10 DDR3 Channel C SO-DIMM_2