BenQ PE8700 SII141PDO, Trigger, RM1RSTN, Muxsel, Sparei, Spareo, Vsync DHS YNC Dinclk Dviscdt

Page 70

5

4

3

2

1

D

C

B

A

TP7

E1

1

SII141_PDO

 

 

TRIGGER

 

RM1_RST_N

 

MUX_SEL

 

SPAREI

 

SPAREO

+5VS +1_8V +12VA +5VA +3VA

120-Pin B2B Connectors

D_INA[0..23]

D_VSYNC

D_HSYNC

DIN_CLK

DVI_SCDT

DI_IN[2..9]

DI_27M_CLK

DI_VSYNC

DI_HSYNC

SII141_PDO

 

TRIGGER

 

RM1_RST_N

 

MUX_SEL

 

SPAREI

 

SPAREO

 

 

SCL

 

SDA

 

CPU_RXD0

+3VA

CPU_TXD0

+5VA

MUX_SEL_P

+12VA

MUX_BUFFER

+1_8V

DVI_ACTDATA

+5VS

 

 

MUX_SEL_Q

 

IR

 

 

1_120Pin B2B Connectors

 

D_INA[0..23]

D _VSYNC D_HS YNC DIN_CLK

DVI_SCDT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_DQ[0..79]

 

MEM_DQ[0..79]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_A[0..11]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_A[0..11]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_RAS_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_RAS_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_CAS_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_CAS_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_BS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_BS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_CLK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_CLK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_WE_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_WE_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_CS_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_CS_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_DQM_L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_DQM_L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_DQM_U

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MEM_DQM_U

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+3VA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+3VA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8_SDRAM 64MBit x 3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SDRAM 64MBit x 3

 

 

 

 

 

 

 

 

 

DI_IN[2..9]

 

 

 

 

 

 

 

 

 

Sil503_Deinterlacer

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DI_IN[2..9]

 

 

 

 

 

 

 

 

 

 

DI_27M_CLK

 

 

 

 

 

 

 

 

 

 

DI_27M_CLK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D I_VSYNC

 

 

 

 

 

 

 

 

 

 

DI_VSYNC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DI_H SYNC

 

 

 

 

 

 

 

 

 

 

DI_HSYNC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RESET_DVDO

V_IN[0..15]

 

 

V_IN[0..15]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V_ACTIVE

 

 

V_ACTIVE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DEINTDONE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V_VSYNC

 

 

V_VSYNC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V_HSYNC

 

 

V _HSYNC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VCLK

 

 

V_CLK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DVDORESET

 

DEINTDONE

 

+3VA +1_8V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+1_8V

DI_SDA

 

DI

DI

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+3VA

DI_SCL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2_Sil504_Deinterlacer

 

 

_

_

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MCU503 Controller

 

 

SCL

SDA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DI_SCL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DEINTDONE

DI_SDA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MCURESET

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RESET_DVDO

MCURESET

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DMD_SDA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DMD_SDA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DMD_SCL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DMD_SCL

 

 

 

 

 

 

 

 

 

+3VA +5VA

 

 

SCL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TP20

TP19

TP18

TP17

 

 

 

 

 

 

 

 

SCL

 

 

 

 

E1

E1

E1

E1

 

 

 

 

 

 

 

 

SDA

SDA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+5VA

 

 

 

 

 

 

 

1

 

1

 

1

 

1

 

 

 

 

 

 

 

 

 

+3VA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3_MCU503 Controller

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DVI_ACTDATA

1

1

1

 

 

 

TP8 TP9 TP15

E1 E1 E1

RM1

D_INA[0..23]

D_VSYNC

D_HSYNC

DIN_CLK

MEM_DQ[0..79]

MEM_A[0..11]

MEM_RAS_N

MEM_CAS_N

MEM_BS

MEM_CLK

MEM_WE_N

MEM_CS_N

MEM_DQM_L

MEM_DQM_U

V_IN[0..15]

V_ACTIVE

V_VSYNC

V_HSYNC

VCLK

+1_8V

 

 

 

+3VA

ACTDATA

 

 

 

 

 

 

+3VA

 

 

 

 

 

 

 

 

 

 

 

 

+1_8V

DVI

 

 

 

 

 

 

 

 

 

 

4_RM1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TP2

 

 

 

TP4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TP1

 

 

TP3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E1

E1

E1

E1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

1

 

1

 

 

1

 

 

 

 

 

80 Pin Connector to DLP

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OP_A[0..23]

 

 

 

 

 

 

 

 

 

 

 

 

OP_A[0..23]

 

OP_A[0..23]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OP _VSYNC

 

 

 

 

 

 

 

 

 

 

 

OP_VSYNC

 

 

 

 

 

 

 

 

 

 

 

 

 

OP_VSYNC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OP_HSYNC

 

 

 

 

 

 

 

 

 

 

 

OP_HSYNC

 

 

 

 

 

 

 

 

 

 

 

 

 

OP_HSYNC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OP_ENABLE

 

 

 

 

 

 

 

 

 

 

 

OP_ENABLE

 

 

 

 

 

 

 

 

 

 

 

 

 

OP_ENABLE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OCLK_OUT

 

 

 

 

 

 

 

 

 

 

 

OCLK_OUT

 

 

 

 

 

 

 

 

 

 

 

 

 

OCLK_OUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OP_FIELD

 

 

 

 

 

 

 

 

 

 

 

OP_FIELD

 

 

 

 

 

 

 

 

 

 

 

 

 

OP_FIELD

 

 

 

 

 

 

 

 

 

 

+3VA +5VA +12VA +3VS +5VS

 

 

 

 

 

 

 

 

SPARE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+3VS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+5VS

 

 

 

 

 

 

 

 

_

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+12VA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DLP

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+5VA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+3VA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SPAREO

 

 

 

 

DLP SPARE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SPAREI

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

I/O

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_A1

 

 

 

 

 

 

 

 

CPU_A1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_A2

 

 

 

 

 

 

 

 

SPAREI

SPAREO

 

 

 

SPAREDLP

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MCURESET

 

 

 

 

 

 

 

 

 

CPU_A3

 

 

 

 

 

 

 

 

CPU_A2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_A3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_A4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_A4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MCURESET

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TRIGGER

 

 

 

 

 

TRIGGER

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SII141_PDO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SII141_PDO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MUX_SEL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MUX_SEL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DVI_SCDT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DVI_SCDT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RM1_RST_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RM1_RST_N

 

 

 

 

 

 

 

 

 

RM1_RST_N

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E1

 

 

 

 

 

+3VS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TP11

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+3VS

 

 

 

 

PCS0CPUN

NWRCPU

RESETVCC

 

PROTWRITE

NRESET

 

 

 

 

 

 

 

 

CPU_

D[0..7]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_RD_N

 

CPU_RD_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_D[0..7]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6_I/O

 

 

 

 

CPU PCS0 N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU WR N

 

RESETVCC

WRITE PROT

 

RESET N

 

 

 

 

 

 

 

 

 

 

 

 

CPU_FLASH_SRAM

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_RD_N

 

 

 

 

CPU_RD_N

 

CPU_RD_N

 

 

 

 

PCS0CPUN

WRCPUN

RESETVCC

 

WRITEPROT

RESETN

 

 

 

 

CPU_D[0..7]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_D[0..7]

 

 

 

 

 

CPU_D[0..7]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_A[0..7]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_A[0..7]

 

 

 

 

 

CPU_A[0..7]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RM1_WR_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RM1_WR_N

 

 

 

 

 

RM1_WR_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RM1CLKIN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RM1CLKIN

 

 

 

 

 

RM1CLKIN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RM1_CS_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RM1_CS_N

 

 

 

 

 

RM1_CS_N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RM1_IRQ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RM1_IRQ

 

 

 

 

 

RM1_IRQ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SCL

 

 

 

 

 

 

 

 

SCL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SDA

 

 

 

 

 

 

 

 

SDA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_RXD0

 

 

 

 

 

 

 

 

CPU_RXD0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPU_TXD0

 

 

 

 

 

 

 

 

CPU_TXD0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MUX_SEL_P

 

 

 

 

 

 

 

 

MUX_SEL_P

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MUX_BUFFER

 

 

 

 

 

 

 

 

MUX_BUFFER

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BACKLIGHT_CTRL

 

 

 

 

 

 

 

 

BACKLIGHT_CTRL

 

 

 

 

 

 

 

 

 

 

 

 

MUX_SEL_Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MUX_SEL_Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

I R

 

 

 

 

 

 

 

 

IR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5_CPU_FLASH_SRAM

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D

DMD_SCL

DMD_SCL

 

DMD_SDA

DMD_SDA

 

 

TP5

 

 

 

 

 

 

E1

 

DLP

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

Connector/POWER

 

 

 

 

 

 

 

 

 

 

 

 

POWER

 

 

 

POWER

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BALLAST_CTRL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LAMPLIT

 

 

 

LAMPLIT

 

SYNCVALID

 

POWERON

DLP_RESETZ

 

 

 

 

 

 

 

 

7_100 Pin Connector to DLP/POWE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LIDSYNCVA

 

_CTRLBALLAST

 

 

1

 

POWERON

 

_RESETZDLP

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TP6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

KEYPAD&THERMAL_CONNECTOR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DLP_RESETZ

 

 

 

 

 

 

 

I R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

POWERON

 

 

 

 

 

 

 

 

POWERON

 

 

 

 

 

 

IR

 

 

 

 

 

 

 

 

 

 

KEY PAD[0..9]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

KEYPAD[0..9]

 

 

 

 

KEYPAD[0..9]

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LAMP_PROTECT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LAMP_PROTECT

 

 

 

LAMP_PROTECT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

POWER

 

 

 

 

 

 

 

SCL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SCL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SDA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SDA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BACKLIGHT_CTRL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BACKLIGHT_CTRL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+3VS +5VS +12VA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FANCTRL

KEYLED2

KEYLED1

KEYLED0

DLPRST

+3VS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+12VA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

+5VS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

_CONNECTOR

 

 

 

 

 

 

SYNCVALID

_CTRLBALLAST

 

 

 

 

 

 

FAN_CTRL

 

KEY_LED2

 

KEY_LED1

 

KEY_LED0

 

DLP_RST

10_KEYPAD&THERMAL

 

 

 

1

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TP16

 

 

 

 

 

 

TP13

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SYNCVALID

BALLAST_CTRL

 

 

 

 

 

FAN_CTRL

KEY_LED2

KEY_LED1

KEY_LED0

DLP_RST

 

 

 

 

 

 

 

 

 

 

B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LAMPLIT

 

LAMPLIT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

POWER

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

POWER

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DMD_SCL

DMD_SDA

CPU

+12VA +5VS +3VS

+5VA +3VA

+12VA +5VA +5VS +3VA +3VS

A

Benq Corporation

Project Code

Model Name

 

OEM/ODM Model Name

 

99.J5877.001

 

HT720G

 

 

NA

 

Title

 

MAIN BOARD

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Size

PCB P/N

 

PCB Rev.

Document Number

 

Rev.

<Size>

48.J5801.S02

 

S02

99.J5877.R22-C3-304-001

0

 

 

Date: Thursday, January 16, 2003

 

Sheet

1

o f

10

 

 

Prepared By

 

Reviewed By

 

Approved By

 

 

ANGEL HU

COLIN CHANG

 

BEN CHEN

 

5

4

3

2

1

Image 70
Contents DLP Projector Contents Safety Precautions Servicing PrecautionsEngineering Specification MinimumPage Hdtv IEC Vcci Appendix a Optical Measurement ContentGeneral requirements Practical consideration A1. BrightnessA2. Brightness Uniformity A5. Peak Contrast A9. Zoom Ratio Purpose Appendix B Design Verification Test ProcedureTest Summary Definition Test OrderAppendix C Drawings and Attachments Page Appendix D HD2 Front Projection Image Quality Specification White test screen Gray 6 test screenGray 10 test screen Black test screenTest Conditions as tested in OEM projector Red Ramp test screen· Refer to for acceptance criteria, in specified order Image Quality Specification Support Timings by DVI-I Input Analog or Digital PC signals Appendix E Supporting TimingsPage Spare Parts List Projector PE8700 99.J5877.B21Black Diagram BNCPackaging Description Appearance Description Page OSD Default value used for color delay alignment Alignment ProcedureProcedure EquipmentSelect Save Setting at Factory OSDFactory OSD Default value used for DVI-Analog color alignment White Level Adjustment AD contrast---R,G,B gain Procedure Black Level Adjustment DLP brightnessOffset adjustment at low brightness AD R, G, B offset OSD Default value used for Ypbpr color alignment User setupwhite C15400k C26500k C37500kYPbPr Component Equipment Procedure Pbpr Offset adjustment AD PB, PR Offset Gray Level AD Ypbpr Contrast, BrightnessSaturation Level Scalar Case x1x0 & y1 y0 User setupwhite C15700k C26500k C39300k Factory SDGray Level for Ycbcr Component Procedure Saturation LevelGray Level for Composite Video & S-Video Equipment OSD Default value Value USERPictureProcedure Gray Level Additional Patterns used for color final checkTrouble Shooting Guide System trouble shootingMain board trouble shooting YESSIL504 trouble shooting U4, U2 CPU U10 trouble shooting guide DMD board trouble shooting guide YESConnector board trouble shooting guide OK?Power board trouble shooting guide 鐐 衒 蘠 耟  鞤 矏 矏 耟 礼袨 蘠 醥 袓 藜 耟  韗 齇 耟  斉 鞥 觖 罿 蘠 韘 篧 蚴 礼  誜 袨 鷘 矏 篧 袨 ゾ 篧 礼 榢 譗 む 鞥 觖蛂 豽 袕 む 醥 藜 罿袨 矏 篧 ソ 譂 Factory OSD Operation FactoryHD Adj STD AdjColor Balance Filter Bypass DLP Pattern1Pattern2 Pattern3Test Mode Firmware Upgrade Procedure Page 12. RS232 Codes Page X00 Must be Reversed , no function X57 Picture by picture display Page Following is the list of Y-group Page ACK = Y1Y Page Page Page Openable Dvdoreset DeintdoneMcureset Mcureset TriggerBenq Corporation DIIN7 DIIN8DIIN9 DIIN6 DIIN4CLK54 22DETECT ResetdvdoInterlacedetect 32DETECTBenq Corporation MEMDQ14 WIRETP30 RM1OP EnableRM1CLKIN WIRETP31 CP UD0 CP UD1Resetvcc CPUA8 Resetn SDA SCLResetvcc Powerontest CP UD0 CPUS2 Resetn CPUA3 CpurdnWIRETP51 INLTCH26 WIRETP53WIRETP52 INLTCH25 WIRETP46 INLTCH27This PIN only for Test MEMDQ30 MEMDQ1 MEMDQ31 MEMDQ0MEMDQ15 MEMDQ48 MEMDQ14 MEMDQ49Cwindex Circuit FLADDR12 FLADDR16U2C CTM1M CTMN1MScrew Holes P2P5VINDDAN10 DDAN11 DDAN12 DDAN13 DDAN14 DDAN15 ScrlrDAD1000 SSI Color Wheel Drive Circuit Benq Corporation 500 OHM Vsync CAP 1CAPP+Capp HSB BnchsVoltage level of CB/CR is Sogout Vsout ADR0Datack Hsout AdrinCR1IN CB 1IN Sogy Sogyin Sogrca Racin ResetScin Inta1TURN on Larry Lin1 RESETR111 Hsdjtr R101 ResetzdviResetzdvi RES Oclk INV Dviscl DVISCL3V Dvisda DVISDA3V
Related manuals
Manual 27 pages 32.29 Kb