CY7C1355C

 

 

 

 

 

 

 

 

 

 

CY7C1357C

1

 

 

 

 

 

 

 

 

 

 

 

Logic Block Diagram – CY7C1355C (256K x 36)

 

 

 

 

 

 

 

A0, A1, A

ADDRESS

A1

 

 

A1'

 

 

 

 

 

 

REGISTER

 

 

 

 

 

 

 

 

 

D1

Q1

 

 

 

 

 

 

MODE

 

A0

D0

Q0

A0'

 

 

 

 

 

 

 

CE

ADV/LD

 

BURST

 

 

 

 

 

 

CLK

C

 

LOGIC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CEN

 

 

C

 

 

 

 

 

 

 

 

 

 

 

WRITE ADDRESS

 

 

 

 

 

 

 

 

 

 

 

REGISTER

 

 

 

 

 

 

O

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

U

 

 

 

 

 

 

 

 

 

 

 

T

 

 

 

 

 

 

 

 

 

S

D

P

 

 

 

 

 

 

 

 

 

A

U

 

 

 

 

 

 

 

 

 

E

T

T

 

 

ADV/LD

 

 

 

 

 

 

N

A

 

 

 

BWA

 

 

 

 

 

MEMORY

S

 

B

 

 

 

WRITE REGISTRY

 

WRITE

ARRAY

E

S

U

DQs

 

 

 

 

 

BWB

 

AND DATA COHERENCY

 

DRIVERS

 

A

T

F

DQPA

 

BWC

 

CONTROL LOGIC

 

 

 

E

F

DQPB

 

 

 

 

 

M

 

 

 

 

 

 

 

E

E

DQPC

 

BWD

 

 

 

 

 

 

P

R

R

 

 

 

 

 

 

 

DQPD

 

 

 

 

 

 

 

S

I

S

 

 

 

 

 

 

 

 

 

WE

 

 

 

 

 

 

 

N

 

E

 

 

 

 

 

 

 

 

 

G

 

 

 

 

 

 

 

 

 

INPUT

E

 

 

 

 

OE

 

 

 

 

 

REGISTER

 

 

 

 

READ LOGIC

 

 

 

 

 

 

 

 

 

CE1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE2

 

 

 

 

 

 

 

 

 

 

 

CE3

 

SLEEP

 

 

 

 

 

 

 

 

 

ZZ

 

 

 

 

 

 

 

 

 

 

CONTROL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

Logic Block Diagram – CY7C1357C (512K x 18)

 

 

 

 

 

 

 

A0, A1, A

ADDRESS

A1

 

 

A1'

 

 

 

 

REGISTER

 

 

 

 

 

 

 

D1

Q1

 

 

 

 

MODE

 

A0

D0

Q0

A0'

 

 

 

 

 

CE

ADV/LD

 

BURST

 

 

 

 

CLK

C

 

LOGIC

 

 

 

 

 

 

 

 

 

 

CEN

 

 

C

 

 

 

 

 

 

 

 

 

WRITE ADDRESS

 

 

 

 

 

 

 

 

 

REGISTER

 

 

 

 

 

 

 

 

 

 

 

 

 

 

S

D

 

 

 

 

 

 

 

 

A

 

 

 

 

 

 

 

 

E

T

 

ADV/LD

 

 

 

 

 

 

N

A

 

BWA

 

 

 

 

 

MEMORY

S

 

 

 

WRITE REGISTRY

 

WRITE

ARRAY

E

S

 

 

 

 

 

BWB

 

AND DATA COHERENCY

 

DRIVERS

 

A

T

 

 

 

CONTROL LOGIC

 

 

 

E

 

 

 

 

 

 

 

 

M

E

 

 

 

 

 

 

 

 

P

R

 

WE

 

 

 

 

 

 

S

I

 

 

 

 

 

 

 

 

N

 

 

 

 

 

 

 

 

 

G

 

 

 

 

 

 

 

INPUT

E

 

 

OE

 

 

 

 

 

REGISTER

 

 

READ LOGIC

 

 

 

 

 

 

 

CE1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE2

 

 

 

 

 

 

 

 

 

CE3

 

 

 

 

 

 

 

 

 

ZZ

SLEEP

 

 

 

 

 

 

 

 

CONTROL

 

 

 

 

 

 

O

U

T

P

U

T

B

U

F

F

E

R

S

E

DQs

DQPA DQPB

Document #: 38-05539 Rev. *E

Page 2 of 28

[+] Feedback

Page 2
Image 2
Cypress manual Logic Block Diagram CY7C1355C 256K x, Logic Block Diagram CY7C1357C 512K x