CY7C1371D

CY7C1373D

Logic Block Diagram – CY7C1371D (512K x 36)

 

A0, A1, A

ADDRESS

A1

 

 

A1'

 

 

 

 

 

REGISTER

 

 

 

 

 

 

 

 

D1

Q1

 

 

 

 

 

MODE

 

A0

D0

Q0

A0'

 

 

 

 

 

 

CE

ADV/LD

 

BURST

 

 

 

 

 

CLK

C

 

LOGIC

 

 

 

 

 

 

 

 

 

 

 

 

CEN

 

 

C

 

 

 

 

 

 

 

 

 

 

WRITE ADDRESS

 

 

 

 

 

 

 

 

 

 

REGISTER

 

 

 

 

 

 

O

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

U

 

 

 

 

 

 

 

 

 

 

T

 

 

 

 

 

 

 

 

S

D

P

 

 

 

 

 

 

 

 

A

U

 

 

 

 

 

 

 

 

E

T

T

 

ADV/LD

 

 

 

 

 

 

N

A

 

 

BW A

 

 

 

 

 

MEMORY

S

 

B

 

 

WRITE REGISTRY

 

WRITE

ARRAY

E

S

U

 

 

 

 

 

BW B

 

AND DATA COHERENCY

 

DRIVERS

 

A

T

F

 

BW C

 

CONTROL LOGIC

 

 

 

E

F

 

 

 

 

 

 

 

M

E

E

 

BW D

 

 

 

 

 

 

P

R

R

 

 

 

 

 

 

 

S

I

S

 

WE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

N

E

 

 

 

 

 

 

 

 

 

G

 

 

 

 

 

 

 

 

INPUT

E

 

 

 

 

 

 

 

 

 

REGISTER

 

 

 

OE

 

 

 

 

 

 

 

 

 

READ LOGIC

 

 

 

 

 

 

 

 

CE1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE2

 

 

 

 

 

 

 

 

 

 

CE3

 

SLEEP

 

 

 

 

 

 

 

 

ZZ

 

 

 

 

 

 

 

 

 

CONTROL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DQs

DQP A DQP B DQP C DQP D

Logic Block Diagram – CY7C1373D (1M x 18)

 

 

 

 

 

 

 

 

A0, A1, A

 

ADDRESS

A1

 

 

A1'

 

 

 

 

 

 

 

REGISTER

 

 

 

 

 

 

 

 

 

 

D1

Q1

 

 

 

 

 

 

MODE

 

 

A0

D0

Q0

A0'

 

 

 

 

 

 

 

CE

 

ADV/LD

 

BURST

 

 

 

 

 

 

CLK

C

 

 

LOGIC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CEN

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

WRITE ADDRESS

 

 

 

 

 

 

 

 

 

 

 

 

REGISTER

 

 

 

 

 

 

O

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

U

 

 

 

 

 

 

 

 

 

 

 

 

T

 

 

 

 

 

 

 

 

 

 

S

D

P

 

 

 

 

 

 

 

 

 

 

A

U

 

 

 

 

 

 

 

 

 

 

E

T

T

 

 

ADV/LD

 

 

 

 

 

 

 

N

A

 

 

 

BW A

 

 

 

 

 

 

MEMORY

S

 

B

 

 

 

 

WRITE REGISTRY

 

WRITE

ARRAY

E

S

U

DQs

 

 

 

 

 

 

BW B

 

 

AND DATA COHERENCY

 

DRIVERS

 

A

T

F

DQP A

 

 

 

 

CONTROL LOGIC

 

 

 

E

F

DQP B

 

 

 

 

 

 

 

 

 

M

E

E

 

 

 

 

 

 

 

 

 

 

P

R

R

 

 

WE

 

 

 

 

 

 

 

S

I

S

E

 

 

 

 

 

 

 

 

 

N

 

 

 

 

 

 

 

 

 

 

 

G

 

 

 

 

 

 

 

 

 

 

INPUT

E

 

 

 

 

 

 

 

 

 

 

 

REGISTER

 

 

 

 

OE

 

 

 

 

 

 

 

 

 

 

 

 

READ LOGIC

 

 

 

 

 

 

 

 

 

CE1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE2

 

 

 

 

 

 

 

 

 

 

 

 

CE3

 

 

 

 

 

 

 

 

 

 

 

 

ZZ

 

SLEEP

 

 

 

 

 

 

 

 

 

 

 

CONTROL

 

 

 

 

 

 

 

 

Document #: 38-05556 Rev. *F

 

 

 

 

 

 

 

 

 

Page 2 of 29

[+] Feedback

Page 2
Image 2
Cypress manual Logic Block Diagram CY7C1371D 512K x, Logic Block Diagram CY7C1373D 1M x