tRCD
在DRAM重置时，列和栏位置是分开处理的。此项设定列位址(RAS)到行位址 (CAS)和信号之间的延迟时间。时序数越少，DRAM 的效能越好。
tRP
此项控制列位址 (RAS)预充电的时序。若无足够时间，让列位址在 DRAM 更新 之前预充电，更新可能会不完全，而且 DRAM 可能漏失资料。此项仅适用于系 统安装同步动态随机存取内存时。
tRAS
此设置决定了 RAS 由读取到写入内存所需时间。
tRFC
此设置决定了 RFC 由读取到写入内存所需时间。
tWR
最后一次写操作和下一次开始预充电操作之间的最小时间间隔，允许感觉线路 恢复核心数据。
tWTR
最后一次有效写操作和下一次开始读操作之间的最小时间间隔。允许I/O在读命 令开始前超速感觉线路。
tRRD
此项指定读指令和预充电之间的时间间隔。
tFAW
此项用来设置 tFAW (four activate window delay) 时序 。
tWCL
此项用来设置 tWCL (Write CAS Latency) 时序。 tCKE
此项用来为内存模组设置脉冲宽度。
tRTL
此项目用于设置环程等待时间。
Advanced Channel
1/ 2 Timing Configuration
按 <Enter> 进入子菜单。并且你可以为每个通道设置高级内存时序。
129
