2 MEMORY AND OPERATIONS

S1C6200

Clock

Status

Instruction

5-clock Instrruction

12-clock Instrruction

INT1 (*1)

INT2 (*1)

JP (*2)

Interrupt

Interrupt processing: 12-clock instruction ... 13 to 25 clock cycles 7-clock instruction ... 13 to 20 clock cycles 5-clock instruction ... 13 to 18 clock cycles

S1C6200A

Clock

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Status

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Instruction

 

 

 

 

 

 

12-clock Instrruction

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5-clock Instrruction

 

 

 

 

 

 

 

INT1 (*1)

 

 

INT2 (*1)

 

JP (*2)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Interrupt

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Interrupt processing:

12-clock instruction

... 12.5 to 24.5 clock cycles

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7-clock instruction

... 12.5 to 19.5 clock cycles

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5-clock instruction

... 12.5 to 17.5 clock cycles

 

 

 

 

 

 

Status:

 

Fetch

 

 

Execute

Note:

(*1)

INT1 and INT2 are dummy instructions

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(*2)

Branches to the top of the interrupt service routine

Fig. 2.5.3.1 Interrupt timing during executionS1C6200/6200ASystem clockCPU clock

Status

Instruction

5-clock Instrruction

HALT

 

 

 

 

 

 

INT1 (*1)

INT2 (*1)

 

JP (*2)

 

 

 

 

 

 

 

 

 

 

 

 

Interrupt

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Interrupt processing: 14 to 15 clock cycles

 

 

 

 

 

 

 

 

 

 

 

 

Status:

 

Fetch

 

Execute

Note:

(*1)

INT1 and INT2 are dummy instructions

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(*2)

Branches to the top of the interrupt service routine

Fig. 2.5.3.2 Interrupt timing in the HALT mode

S1C6200/6200A CORE CPU MANUAL

EPSON

13