F
Français
Français
Réinitialisation de l’horloge temps réel secondaire
JP12 X | 1 2 3 | 1 2 3 |
| (défaut) | RTC reset |
Lorsque la pile de l’horloge est enlevée, ce cavalier réinitialise la capacité de gestion des octets du registre de l’horloge.
Note:
1. L’entrée SRTCRST# doit toujours être élevée lorsque toutes les autres couches Power plane de l’horloge sont ON.
2.Dans le cas où la pile de l’horloge soit inopérante ou manquante sur la plateporme la broche SRTCRST# doit être montée avant la broche RSMRST#.
Ports I/O de l’arrière du Panneau
|
|
|
|
|
|
| Center/ |
| |
|
|
|
|
|
|
| Subwoofer | Rear R/L | |
souris |
|
|
|
|
|
|
|
| |
|
|
|
|
| LAN | ||||
|
|
|
|
|
| ||||
PS/2 |
|
|
|
|
| ||||
|
|
|
|
|
|
|
| ||
|
|
|
|
|
|
|
|
| Front R/L |
|
|
|
|
|
|
|
|
| |
clavier PS/2 |
| sortie coaxial |
| USB |
| Side R/L |
| ||
|
|
|
| ||||||
|
|
| |||||||
|
| RCA S/PDIF |
|
| USB |
| |||
sortie |
| optique |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| ||
| Clear |
|
|
|
|
| |||
|
|
|
|
|
|
|
|
S/PDIF CMOS jumper
38