Contents
1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2 GPIO Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
3 Interrupt and Event Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
4 Emulation Halt Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
5 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
5.1 Interrupt Per-Bank Enable Register (BINTEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 5.2 Direction Register (DIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 5.3 Output Data Register (OUT_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 5.4 Set Data Register (SET_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 5.5 Clear Data Register (CLR_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 5.6 Input Data Register (IN_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 5.7 Set Rising Edge Interrupt Register (SET_RIS_TRIG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 5.8 Clear Rising Edge Interrupt Register (CLR_RIS_TRIG) . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 5.9 Set Falling Edge Interrupt Register (SET_FAL_TRIG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 5.10 Clear Falling Edge Interrupt Register (CLR_FAL_TRIG) . . . . . . . . . . . . . . . . . . . . . . . . . . 25
SPRU724 | General-Purpose Input/Output (GPIO) | 5 |
