Cypress CY7C1486V25 Dq G Dq B, Dq B Dqp G Dqp C, Dqp F Dqp B Dq C, Dq F Dq C, Dq H, DQ a DQ H

Page 6

CY7C1480V25

CY7C1482V25

CY7C1486V25

Pin Configurations (continued)

209-Ball FBGA (14 x 22 x 1.76 mm) Pinout CY7C1486V25 (1M × 72)

1

2

3

4

5

6

7

8

9

10

11

A

DQG

DQG

A

CE2

3

A

DQB

DQB

ADSP

ADSC

ADV

CE

B

DQG

DQG

C

G

NC/288M

A

B

F

DQB

DQB

BWS

BWS

BWE

BWS

BWS

C

DQG

DQG

NC/144M

1

NC/576M

DQB

DQB

BWS

H

BWS

D

CE

BWS

E

BWS

A

D

DQG

DQG

VSS

NC/1G

NC

NC

OE

GW

VSS

DQB

DQB

E

DQPG

DQPC

VDDQ

VDDQ

VDD

VDD

VDD

VDDQ

VDDQ

DQPF

DQPB

F

DQC

DQC

VSS

VSS

VSS

NC

VSS

VSS

VSS

DQF

DQF

G

DQC

DQC

VDDQ

VDDQ

VDD

NC

VDD

VDDQ

VDDQ

DQF

DQF

H

DQC

DQC

VSS

VSS

VSS

NC

VSS

VSS

VSS

DQF

DQF

J

DQC

DQC

VDDQ

VDDQ

VDD

NC

VDD

VDDQ

VDDQ

DQF

DQF

K

NC

NC

CLK

NC

VSS

VSS

VSS

NC

NC

NC

NC

L

DQH

DQH

VDDQ

VDDQ

VDD

NC

VDD

VDDQ

VDDQ

DQA

DQA

M

DQH

DQH

VSS

VSS

VSS

NC

VSS

VSS

VSS

DQA

DQA

N

DQH

DQH

VDDQ

VDDQ

VDD

NC

VDD

VDDQ

VDDQ

DQA

DQA

P

DQH

DQH

VSS

VSS

VSS

ZZ

VSS

VSS

VSS

DQA

DQA

R

DQPD

DQPH

VDDQ

VDDQ

VDD

VDD

VDD

VDDQ

VDDQ

DQP

DQP

E

A

T

DQD

DQD

VSS

NC

NC

MODE

NC

NC

VSS

DQE

DQE

U

DQ

DQD

A

A

A

A

A

A

A

DQE

DQE

D

V

DQD

DQD

A

A

A

A1

A

A

A

DQE

DQE

W

DQD

DQD

TMS

TDI

A

A0

A

TDO

TCK

DQE

DQE

Document #: 38-05282 Rev. *H

Page 6 of 32

[+] Feedback

Image 6

Contents Selection Guide FeaturesFunctional Description1 250 MHz 200 MHz 167 MHz UnitLogic Block Diagram CY7C1480V25 2M x Logic Block Diagram CY7C1482V25 4M xLogic Block Diagram CY7C1486V25 1M x CLRPin Configurations Pin Tqfp Pinout CY7C1480V25 2M xCY7C1482V25 4M x CY7C1482V25 4M x DQ B DQP G DQP C DQ G DQ BDQ G DQP F DQP B DQ CPin Definitions Functional Overview Single Read AccessesSingle Write Accesses Initiated by Adsp TDIInterleaved Burst Address Table Mode = Floating or VDD Linear Burst Address Table Mode = GNDZZ Mode Electrical Characteristics Truth Table Operation Add. UsedTruth Table for Read/Write FunctionTAP Controller State Diagram TAP Controller Block DiagramIeee 1149.1 Serial Boundary Scan Jtag Instruction Register TAP Instruction SetParameter Description Min Max Unit Clock TAP AC Switching Characteristics Over the Operating Range9TAP Timing Output Times8V TAP AC Test Conditions TAP DC Electrical Characteristics And Operating Conditions5V TAP AC Test Conditions Parameter Description Test Conditions MinScan Register Sizes Identification CodesBoundary Scan Exit Order 2M x P10 Boundary Scan Exit Order 4M xA11 A10 M10Boundary Scan Exit Order 1M x Operating Range Electrical Characteristics Over the Operating Range12Maximum Ratings Range AmbientCapacitance14 Thermal Resistance14AC Test Loads and Waveforms Switching Characteristics Over the Operating Range15 Setup TimesParameter Description 250 MHz 200 MHz 167 MHz Unit Min Max Switching Waveforms Read Cycle Timing21Write Cycle Timing21 Read/Write Cycle Timing21, 23 ZZ Mode Timing25 DON’T CareOrdering Information 250 Package Diagrams Pin Thin Plastic Quad Flatpack 14 x 20 x 1.4 mmBall Fbga 15 x 17 x 1.4 mm Ball Fbga 14 x 22 x 1.76 mm Issue Date Orig. Description of Change Document HistoryDocument Number VKN/KKVTMP