Cypress CY7C1486V25, CY7C1480V25 manual CY7C1482V25 4M x

Page 5

CY7C1480V25

CY7C1482V25

CY7C1486V25

Pin Configurations (continued)

165-Ball FBGA (15 x 17 x 1.4 mm) Pinout CY7C1480V25 (2M x 36)

 

1

2

3

 

4

 

5

 

6

 

7

 

 

8

 

 

9

 

 

10

11

A

NC/288M

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

NC

 

CE

1

 

BW

C

 

BW

B

 

CE

3

 

BWE

 

 

ADSC

 

 

 

ADV

 

 

B

NC/144M

A

CE2

 

 

 

 

 

 

 

CLK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

NC/576M

 

BW

D

 

 

BW

A

 

 

GW

 

 

 

 

OE

 

 

ADSP

 

C

DQPC

NC

VDDQ

 

VSS

 

 

VSS

 

VSS

 

 

VSS

 

 

VSS

 

VDDQ

NC/1G

DQPB

D

DQC

DQC

VDDQ

 

VDD

 

 

VSS

 

VSS

 

 

VSS

 

 

VDD

 

VDDQ

DQB

DQB

E

DQC

DQC

VDDQ

 

VDD

 

 

VSS

 

VSS

 

 

VSS

 

 

VDD

 

VDDQ

DQB

DQB

F

DQC

DQC

VDDQ

 

VDD

 

 

VSS

 

VSS

 

 

VSS

 

 

VDD

 

VDDQ

DQB

DQB

G

DQC

DQC

VDDQ

 

VDD

 

 

VSS

 

VSS

 

 

VSS

 

 

VDD

 

VDDQ

DQB

DQB

H

NC

NC

 

NC

 

VDD

 

 

VSS

 

VSS

 

 

VSS

 

 

VDD

 

 

NC

NC

ZZ

J

DQD

DQD

VDDQ

 

VDD

 

 

VSS

 

VSS

 

 

VSS

 

 

VDD

 

VDDQ

DQA

DQA

K

DQD

DQD

VDDQ

 

VDD

 

 

VSS

 

VSS

 

 

VSS

 

 

VDD

 

VDDQ

DQA

DQA

L

DQD

DQD

VDDQ

 

VDD

 

 

VSS

 

VSS

 

 

VSS

 

 

VDD

 

VDDQ

DQA

DQA

M

DQD

DQD

VDDQ

 

VDD

 

 

VSS

 

VSS

 

 

VSS

 

 

VDD

 

VDDQ

DQA

DQA

N

DQPD

NC

VDDQ

 

VSS

 

 

NC

 

A

 

 

NC

 

 

VSS

 

VDDQ

NC

DQPA

P

NC

A

 

A

 

A

 

 

TDI

 

A1

 

TDO

 

 

 

A

 

 

A

A

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

MODE

A

 

A

 

A

 

 

TMS

 

A0

 

TCK

 

 

 

A

 

 

A

A

A

CY7C1482V25 (4M x 18)

 

1

2

3

 

4

 

5

 

6

 

7

 

 

8

 

 

9

 

 

10

11

A

NC/288M

A

 

 

1

 

 

B

 

NC

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

A

 

CE

BW

 

CE

 

BWE

 

 

ADSC

 

 

 

ADV

 

 

B

NC/144M

A

CE2

 

NC

 

 

A

CLK

 

 

 

 

 

 

 

 

 

 

 

 

A

NC/576M

 

 

BW

 

GW

OE

ADSP

C

NC

NC

VDDQ

 

VSS

 

VSS

 

VSS

 

VSS

 

 

VSS

 

VDDQ

NC/1G

DQPA

D

NC

DQB

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

NC

DQA

E

NC

DQB

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

NC

DQA

F

NC

DQB

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

NC

DQA

G

NC

DQB

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

NC

DQA

H

NC

NC

 

NC

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

 

NC

NC

ZZ

J

DQB

NC

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

NC

K

DQB

NC

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

NC

L

DQB

NC

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

NC

M

DQB

NC

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

NC

N

DQPB

NC

VDDQ

 

VSS

 

NC

 

A

 

 

NC

 

 

VSS

 

VDDQ

NC

NC

P

NC

A

 

A

 

A

 

TDI

 

A1

 

TDO

 

 

 

A

 

 

A

A

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

MODE

A

 

A

 

A

 

TMS

 

A0

 

TCK

 

 

 

A

 

 

A

A

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Document #: 38-05282 Rev. *H

Page 5 of 32

[+] Feedback

Page 4 Page 6
Image 5
Page 4 Page 6
Contents Functional Description1 FeaturesSelection Guide 250 MHz 200 MHz 167 MHz Unit Logic Block Diagram CY7C1482V25 4M x Logic Block Diagram CY7C1480V25 2M xCLR Logic Block Diagram CY7C1486V25 1M xCY7C1482V25 4M x Pin Configurations Pin Tqfp PinoutCY7C1480V25 2M x CY7C1482V25 4M x DQ G DQ G DQ BDQ B DQP G DQP C DQP F DQP B DQ CPin Definitions Single Write Accesses Initiated by Adsp Single Read AccessesFunctional Overview TDIZZ Mode Electrical Characteristics Interleaved Burst Address Table Mode = Floating or VDDLinear Burst Address Table Mode = GND Operation Add. Used Truth TableFunction Truth Table for Read/WriteIeee 1149.1 Serial Boundary Scan Jtag TAP Controller State DiagramTAP Controller Block Diagram TAP Instruction Set Instruction RegisterTAP Timing TAP AC Switching Characteristics Over the Operating Range9Parameter Description Min Max Unit Clock Output Times5V TAP AC Test Conditions TAP DC Electrical Characteristics And Operating Conditions8V TAP AC Test Conditions Parameter Description Test Conditions MinBoundary Scan Exit Order 2M x Scan Register SizesIdentification Codes A11 A10 Boundary Scan Exit Order 4M xP10 M10Boundary Scan Exit Order 1M x Maximum Ratings Electrical Characteristics Over the Operating Range12Operating Range Range AmbientAC Test Loads and Waveforms Capacitance14Thermal Resistance14 Parameter Description 250 MHz 200 MHz 167 MHz Unit Min Max Switching Characteristics Over the Operating Range15Setup Times Read Cycle Timing21 Switching WaveformsWrite Cycle Timing21 Read/Write Cycle Timing21, 23 DON’T Care ZZ Mode Timing25Ordering Information 250 Pin Thin Plastic Quad Flatpack 14 x 20 x 1.4 mm Package DiagramsBall Fbga 15 x 17 x 1.4 mm Ball Fbga 14 x 22 x 1.76 mm Document Number Issue Date Orig. Description of ChangeDocument History VKN/KKVTMP
Top Page Image Contents