Cypress CY7C1387DV25, CY7C1387FV25 manual Logic Block Diagram CY7C1386DV25/CY7C1386FV25 3 512K x

					CY7C1386DV25, CY7C1386FV25
					CY7C1387DV25, CY7C1387FV25
Logic Block Diagram – CY7C1386DV25/CY7C1386FV25 [3] (512K x 36)
A0,A1,A	ADDRESS
	REGISTER
MODE		2	A[1:0]
ADV		BURST		Q1
CLK		COUNTER AND
		LOGIC
		CLR		Q0
ADSC
ADSP
	DQ D, DQP D			DQ D, DQP D
BW D	BYTE			BYTE
	WRITE REGISTER			WRITE DRIVER
	DQ c,DQP C			DQ c,DQP C	MEMORY
BW C	BYTE			BYTE			OUTPUT
	WRITE REGISTER			WRITE DRIVER	ARRAY	OUTPUT		DQs
					SENSE		BUFFERS
						REGISTERS
				DQ B ,DQP B	AMPS		E	DQP A
	DQ B ,DQP B
								DQP B
BW B	BYTE			BYTE
								DQP C
				WRITE DRIVER
	WRITE REGISTER
								DQP D
	DQ A, DQP A			DQ A, DQP A
				BYTE
BW A	BYTE
				WRITE DRIVER
BWE	WRITE REGISTER
GW								INPUT
	ENABLE	PIPELINED						REGISTERS
CE 1	REGISTER
CE 2		ENABLE
CE 3
OE
ZZ	CONTROL
Logic Block Diagram – CY7C1387DV25/CY7C1387FV25 [3] (1M x 18)

A0, A1, A		ADDRESS
		REGISTER
MODE			2	A[1:0]
ADV			BURST	Q1
CLK
		COUNTER AND
		CLR		Q0
ADSC
ADSP
		DQ B, DQP B		DQ B , DQP B
				BYTE
BW B		BYTE					OUTPUT	OUTPUT	DQs,
		WRITE REGISTER				SENSE
					MEMORY		REGISTERS	BUFFERS	DQP A
						AMPS
		DQ A , DQP		DQ A, DQP A	ARRAY			E	DQP B
BW A		BYTE		BYTE
		WRITE REGISTER
BWE
									INPUT
CE	1	ENABLE	PIPELINED						REGISTERS
		REGISTER
CE	2
				ENABLE
CE 3
OE
		SLEEP
		CONTROL
Note
3. CY7C1386FV25 and CY7C1387FV25 have only 1 chip enable (CE1).
Document Number: 38-05548 Rev. *E									Page 2 of 30

[+] Feedback