Samsung M391B5273DH0, M391B5773DH0 specifications D14

Unbuffered DIMM

datasheet

Rev. 1.0

DDR3L SDRAM

8.2 4GB, 512Mx72 ECC Module (Populated as 2 ranks of x8 DDR3 SDRAMs)

S1
S0
DQS0						DQS4
DQS0						DQS4
DM0						DM4
DM	CS	DQS DQS	DM	CS	DQS DQS	DM	CS	DQS DQS	DM	CS	DQS DQS

DQ0

I/O 0

I/O 0

DQ32

I/O 0

I/O 0

DQ1

I/O 1

D0

I/O 1

D9

DQ33

I/O 1

D4

I/O 1

D13

DQ2

I/O 2

I/O 2

DQ34

I/O 2

I/O 2

DQ3

I/O 3

I/O 3

DQ35

I/O 3

I/O 3

DQ4

I/O 4

I/O 4

DQ36

I/O 4

I/O 4

DQ5

I/O 5

I/O 5

DQ37

I/O 5

I/O 5

DQ6

I/O 6

I/O 6

DQ38

I/O 6

I/O 6

DQ7

I/O 7

ZQ

I/O 7

ZQ

DQ39

I/O 7

ZQ

I/O 7

ZQ

DQS1

DQS5

DQS1

DQS5

DM1

DM5

DM

DQ8 I/O 0

DQ9 I/O 1

DQ10 I/O 2

DQ11 I/O 3

DQ12 I/O 4

DQ13 I/O 5

DQ14 I/O 6

DQ15 I/O 7

DQS2

DQS2

DM2

CS DQS DQS

D1

ZQ

DM	CS	DQS	DQS
I/O 0
I/O 1	D10
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7		ZQ

DQS6

DQS6

DM6

DQ40 DQ41 DQ42 DQ43 DQ44 DQ45 DQ46 DQ47

DM

I/O 0 I/O 1 I/O 2 I/O 3 I/O 4 I/O 5 I/O 6 I/O 7

CS DQS DQS

D5

ZQ

DM	CS	DQS	DQS
I/O 0
I/O 1	D14
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7		ZQ

DQ16	DM	CS	DQS	DQS
	I/O 0
DQ17	I/O 1	D2
DQ18	I/O 2
DQ19	I/O 3
DQ20	I/O 4
DQ21	I/O 5
DQ22	I/O 6
DQ23	I/O 7		ZQ

DQS3

DQS3

DM3

DM	CS	DQS	DQS
I/O 0	D11
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7		ZQ

DQ48	DM	CS	DQS	DQS
	I/O 0
DQ49	I/O 1	D6
DQ50	I/O 2
DQ51	I/O 3
DQ52	I/O 4
DQ53	I/O 5
DQ54	I/O 6
DQ55	I/O 7		ZQ

DQS7

DQS7

DM7

DM	CS	DQS	DQS
I/O 0	D15
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7		ZQ

DQ24	DM	CS	DQS	DQS
	I/O 0
DQ25	I/O 1	D3
DQ26	I/O 2
DQ27	I/O 3
DQ28	I/O 4
DQ29	I/O 5
DQ30	I/O 6
DQ31	I/O 7		ZQ

DQS8

DQS8

DM8

DM	CS	DQS	DQS
I/O 0	D12
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7		ZQ

DQ56 DQ57 DQ58 DQ59 DQ60 DQ61 DQ62 DQ63

DM	CS	DQS	DQS
I/O 0	D7
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7		ZQ
			Serial PD

DM	CS	DQS	DQS
I/O 0	D16
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7		ZQ

CB0

DM

CS DQS DQS

DM

CS DQS DQS

I/O 0

D8

I/O 0

D17

CB1

I/O 1

I/O 1

CB2

I/O 2

I/O 2

CB3

I/O 3

I/O 3

CB4

I/O 4

I/O 4

CB5

I/O 5

I/O 5

CB6

I/O 6

I/O 6

CB7

I/O 7

ZQ

I/O 7

ZQ

BA0 - BA2

BA0-BA2 : SDRAMs D0 - D17

A0 - A15

A0-A15 : SDRAMs D0 - D17

CKE1

CKE : SDRAMs D9 - D17

VDDSPD

CKE0

CKE : SDRAMs D0 - D8

VDD/VDDQ

: SDRAMs D0 - D17

RAS

RAS

: SDRAMs D0 - D17

VREFDQ

CAS

CAS

WE

WE

: SDRAMs D0 - D17

VSS

ODT0

ODT : SDRAMs D0 - D8

VREFCA

ODT1

ODT : SDRAMs D9 - D17

CK0

CK : SDRAMs D0 - D8

CK1

CK : SDRAMs D9 - D17

SCL

EVENT EVENT SDA

A0 A1 A2

SA0 SA1 SA2

	NOTE :
	1.	For each DRAM, a unique ZQ resistor is connected to
		ground. The ZQ resistor is 240 Ohm +/- 1%
SPD	2.	Refer to "SPD and Thermal sensor for ECC UDIMMs"
		for SPD detail.
D0 - D17
D0 - D17
D0 - D17
D0 - D17

- 10 -