
ADSP-21020
Memory Write
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| K/B/T Grade | K/B/T Grade | B/T Grade | K Grade |
|
|
|
| |||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| |||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| 20 MHz | 25 MHz | 30 MHz | 33.3 MHz | Frequency Dependency* |
| |||||
Parameter | Min | Max | Min | Max | Min | Max | Min Max | Min | Max | Unit | |||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| |
Timing Requirement: |
|
|
|
|
| 12 |
|
|
|
|
| ||||||||||||||||||||||
tDAAK | xACK Delay from Address, Select |
| 27 |
| 18 |
| 6 | 9 |
|
| 27 + 7DT/8 | ns | |||||||||||||||||||||
tDWAK | xACK Delay from | xWR | Low |
| 15 |
| 10 | 10 |
| 5 |
|
| 15 + DT/2 | ns | |||||||||||||||||||
tSAK | xACK Setup before CLKIN High | 14 |
| 12 |
| 0 |
| 9 | 14 | + DT/4 |
| ns | |||||||||||||||||||||
tHAK | xACK Hold after CLKIN High | 0 |
| 0 |
|
|
| 0 |
|
|
| ns | |||||||||||||||||||||
Switching Characteristic: |
|
|
|
|
|
|
|
|
|
|
| ||||||||||||||||||||||
tDAWH | Address, Select to |
|
|
|
|
|
|
|
| Deasserted | 37 |
| 28 |
| 21 |
| 18 | 37+ 15DT/16 | ns | ||||||||||||||
xWR |
|
|
| ||||||||||||||||||||||||||||||
tDAWL | Address, Select to | xWR |
| Low | 11 |
| 7 |
| 5 |
| 3 | 11 | + 3DT/8 |
| ns | ||||||||||||||||||
tWW | xWR | Pulse Width | 26 |
| 20 |
| 16 |
| 15 | 26 | + 9DT/16 | ns | |||||||||||||||||||||
tDDWH | Data Setup before | xWR | High | 23 |
| 18 |
| 14 |
| 13 | 23 | + DT/2 |
| ns | |||||||||||||||||||
tDWHA | Address, Select Hold after | xWR |
|
|
|
|
|
|
|
|
|
|
|
|
| ||||||||||||||||||
| Deasserted | 1 |
| 0 |
| 0 |
| 0 | 1 + DT/16 |
| ns | ||||||||||||||||||||||
tHDWH | Data Hold after |
|
|
|
|
| Deasserted1 | 0 |
|
|
| DT/16 |
| ns | |||||||||||||||||||
xWR |
|
|
|
| |||||||||||||||||||||||||||||
tDAP | xPAGE Delay from Address, Select |
| 1 |
| 1 |
| 1 | 1 |
|
|
| ns | |||||||||||||||||||||
tDCKWL CLKIN High to | xWR |
| Low | 16 | 26 | 13 | 24 | 12 | 22 | 11 21 | 16 | + DT/4 | 26 + DT/4 | ns | |||||||||||||||||||
tWWR | xWR | High to | xWR | or | xRD | Low | 17 |
| 13 |
| 10 |
| 8 | 17 | + 7DT/16 | ns | |||||||||||||||||
tDDWR | Data Disable before | xWR | or | xRD |
|
|
|
|
|
|
|
|
|
|
|
| |||||||||||||||||
| Low | 13 |
| 9 |
| 7 |
| 5 | 13 | + 3DT/8 |
| ns | |||||||||||||||||||||
tWDE |
| Low to Data Enabled | 0 |
|
|
| DT/16 |
| ns | ||||||||||||||||||||||||
xWR |
|
|
|
|
NOTES
*DT = tC – 50 ns
See “System Hold Time Calculation” in “Test Conditions” section for calculating hold times given capacitive and DC loads. x = PM or DM; Address =
REV. C |