Cypress CY7C1447AV33 BWE Adsc ADV, Adsp, Dqp C, NC/1G DQP B DQ C, Dq B Dq C, Dq D, DQ a DQ D, Tck

Page 5

CY7C1441AV33

CY7C1443AV33,CY7C1447AV33

Pin Configurations (continued)

165-ball FBGA (15 x 17 x 1.4 mm) Pinout CY7C1441AV33 (1M x 36)

 

1

2

3

 

4

 

5

 

 

6

 

7

 

 

8

 

 

9

 

 

10

11

A

NC/288M

 

 

 

1

 

 

C

 

 

 

B

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

NC

A

 

CE

BW

BW

CE

 

BWE

ADSC

ADV

B

NC/144M

A

 

CE2

 

 

D

 

 

 

A

CLK

 

 

 

 

 

 

 

 

 

 

 

 

A

NC/576M

 

 

BW

 

BW

 

GW

OE

ADSP

C

DQPC

NC

VDDQ

 

VSS

 

 

VSS

 

VSS

 

VSS

 

 

VSS

 

VDDQ

NC/1G

DQPB

D

DQC

DQC

VDDQ

 

VDD

 

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQB

DQB

E

DQC

DQC

VDDQ

 

VDD

 

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQB

DQB

F

DQC

DQC

VDDQ

 

VDD

 

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQB

DQB

G

DQC

DQC

VDDQ

 

VDD

 

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQB

DQB

H

NC

NC

 

NC

 

VDD

 

 

VSS

 

VSS

 

VSS

 

 

VDD

 

 

NC

NC

ZZ

J

DQD

DQD

VDDQ

 

VDD

 

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

DQA

K

DQD

DQD

VDDQ

 

VDD

 

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

DQA

L

DQD

DQD

VDDQ

 

VDD

 

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

DQA

M

DQD

DQD

VDDQ

 

VDD

 

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

DQA

N

DQPD

NC

VDDQ

 

VSS

 

 

NC

 

A

 

 

NC

 

 

VSS

 

VDDQ

NC

DQPA

P

NC

NC/72M

 

A

 

A

 

 

TDI

 

A1

 

TDO

 

 

 

A

 

 

A

A

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

MODE

A

 

A

 

A

 

 

TMS

 

A0

 

TCK

 

 

 

A

 

 

A

A

A

CY7C1443AV33 (2M x 18)

 

1

2

3

 

4

 

5

 

6

 

7

 

 

8

 

 

9

 

 

10

11

A

NC/288M

A

 

 

1

 

 

B

 

NC

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

A

 

CE

BW

CE

 

BWE

ADSC

ADV

B

NC/144M

A

 

CE2

 

NC

 

 

A

CLK

 

 

 

 

 

 

 

 

 

 

 

 

A

NC/576M

 

 

 

BW

 

GW

OE

ADSP

C

NC

NC

VDDQ

 

VSS

 

VSS

 

VSS

 

VSS

 

 

VSS

 

VDDQ

NC/1G

DQPA

D

NC

DQB

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

NC

DQA

E

NC

DQB

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

NC

DQA

F

NC

DQB

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

NC

DQA

G

NC

DQB

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

NC

DQA

H

NC

NC

 

NC

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

 

NC

NC

ZZ

J

DQB

NC

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

NC

K

DQB

NC

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

NC

L

DQB

NC

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

NC

M

DQB

NC

VDDQ

 

VDD

 

VSS

 

VSS

 

VSS

 

 

VDD

 

VDDQ

DQA

NC

N

DQPB

NC

VDDQ

 

VSS

 

NC

 

A

 

 

NC

 

 

VSS

 

VDDQ

NC

NC

P

NC

NC/72M

 

A

 

A

 

TDI

 

A1

 

TDO

 

 

 

A

 

 

A

A

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R

MODE

A

 

A

 

A

 

TMS

 

A0

 

TCK

 

 

 

A

 

 

A

A

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Document #: 38-05357 Rev. *G

Page 5 of 31

[+] Feedback

Page 4 Page 6
Image 5
Page 4 Page 6
Contents Selection Guide Functional Description FeaturesDescription 133 MHz 100 MHz Unit Cypress Semiconductor Corporation 198 Champion CourtLogic Block Diagram CY7C1443AV33 2Mx Logic Block Diagram CY7C1441AV33 1M xBWE Enable CE1 Register CE2 CE3 Logic Block Diagram CY7C1447AV33 512K xCY7C1443AV33 2M x Pin ConfigurationsCY7C1441AV33 BWE Adsc ADV TDI TDO ModeAdsp DQP CDQ G DQ G DQ BDQ B DQP G DQP C DQP DQ CByte Write Select Inputs, Active LOW. Qualified with Pin DefinitionsName Description Power Supply for the IO Circuitry Power Supply Inputs to the Core of the DeviceGround for the Core of the Device Ground for the IO CircuitryLinear Burst Address Table Interleaved Burst Address Table Mode = Floating or VDDFunctional Overview Truth Table ZZ Mode Electrical CharacteristicsParameter Description Test Conditions Min Max Unit Cycle DescriptionTruth Table for Read/Write Partial Truth Table for Read/WriteFunction CY7C1441AV33 2 Function CY7C1443AV33Ieee 1149.1 Serial Boundary Scan Jtag TAP Controller State DiagramInstruction Register TAP Instruction SetExtest TAP TimingSetup Times TAP AC Switching CharacteristicsParameter Description Min Max Unit Clock Hold Times3V TAP AC Test Conditions TAP DC Electrical Characteristics And Operating Conditions5V TAP AC Test Conditions Parameter Description Conditions Min Max UnitScan Register Sizes Identification Register DefinitionsIdentification Codes Register Name Bit SizeBit # Ball ID Ball Fbga Boundary Scan Order13,14CY7C1441AV33 1M x 36, CY7C1443AV33 2M x Bit # Ball ID DC Electrical Characteristics Over the Operating Range Electrical Characteristics Over the Operating Range15Maximum Ratings Operating RangeThermal Resistance CapacitanceOutput Times Switching Characteristics100 Unit Parameter Min Max Adsp Adsc Timing DiagramsData Out Q High-Z QA1 ADV suspends burstWrite Cycle Timing24 Read/Write Cycle Timing24, 26 ZZ Mode Timing28 Ordering Information Pin Tqfp 14 x 20 x 1.4 mm Package DiagramsBall Fbga 15 x 17 x 1.4 mm Ball Fbga 14 x 22 x1.76 mm SYT Issue Date Orig. Description of ChangeCJM VKN/AESA RXUVKN
Top Page Image Contents