Cypress CY7C1360C, CY7C1362C manual Capacitance16, Thermal Resistance, AC Test Loads and Waveforms

Page 19

CY7C1360C

CY7C1362C

Capacitance[16]

Parameter

Description

Test Conditions

100 TQFP

119 BGA

165 FBGA

Unit

Max.

Max.

Max.

 

 

 

 

 

 

 

CIN

Input Capacitance

TA = 25°C, f = 1 MHz,

5

5

5

pF

 

 

VDD = 3.3V

 

 

 

 

CCLK

Clock Input Capacitance

5

5

5

pF

 

 

VDDQ = 2.5V

 

 

 

 

CI/O

Input/Output Capacitance

5

7

7

pF

 

Thermal Resistance[16]

 

 

 

 

 

Parameter

Description

Test Conditions

100 TQFP

119 BGA

165 FBGA

Unit

Package

Package

Package

 

 

 

 

 

 

 

ΘJA

Thermal Resistance

Test conditions follow standard test

29.41

34.1

16.8

°C/W

 

(Junction to Ambient)

methods and procedures for

 

 

 

 

 

 

measuring thermal impedance, per

 

 

 

 

ΘJC

Thermal Resistance

6.13

14.0

3

°C/W

EIA/JESD51.

 

(Junction to Case)

 

 

 

 

 

AC Test Loads and Waveforms

3.3V I/O Test Load

 

3.3V

 

 

 

 

 

 

 

R = 317

 

 

 

 

 

 

 

 

 

 

 

 

 

OUTPUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDDQ

 

 

 

 

ALL INPUT PULSES

 

 

 

 

 

 

 

Z0

= 50

 

 

 

 

 

OUTPUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RL

= 50

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

10%

 

 

 

 

 

 

90%

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5 pF

 

 

 

 

 

 

 

 

 

 

 

 

 

R = 351

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

INCLUDING

 

 

 

 

 

 

 

 

 

 

 

 

 

1 ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VT = 1.5V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

JIG AND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(a)

 

SCOPE

 

 

 

 

 

(b)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(c)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2.5V I/O Test Load

 

2.5V

 

 

 

 

 

 

 

R = 1667

 

 

 

 

 

 

 

 

 

 

 

 

 

OUTPUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ALL INPUT PULSES

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDDQ

 

 

 

 

 

 

 

 

 

 

 

Z0

= 50

 

 

 

 

 

OUTPUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RL

= 50

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

10%

 

 

90%

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5 pF

 

 

 

 

 

 

 

 

 

 

 

 

 

R =1538

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

INCLUDING

 

 

 

 

 

 

 

 

 

 

 

 

 

1 ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VT = 1.25V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

JIG AND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SCOPE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(a)

 

 

 

 

 

 

(b)

 

 

 

 

 

 

 

 

 

 

(c)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

90%

10%

1 ns

90%

10%

1 ns

Note:

16. Tested initially and after any design or process change that may affect these parameters.

Document #: 38-05540 Rev. *H

Page 19 of 31

[+] Feedback

Image 19
Contents Cypress Semiconductor Corporation FeaturesLogic Block Diagram CY7C1362C 512K x Functional Description1Maximum Cmos Standby Current Document # 38-05540 Rev. *H Maximum Access Time Maximum Operating CurrentSelection Guide 250 MHz 200 MHz 166 MHz UnitCY7C1360C 256K X Pin Configurations Pin Tqfp Pinout 3 Chip Enables a VersionCY7C1362C 512K x CY7C1362C Pin Configurations Pin Tqfp Pinout 2 Chip Enables AJ VersionNC/288M Pin Configurations Ball BGA Pinout 2 Chip Enables with JtagNC/576M NC/72M NC/36MNC/18M Pin Configurations Ball Fbga Pinout 3 Chip Enable with JtagNC/72M Pin Definitions Functional Overview Single Read AccessesSingle Write Accesses Initiated by Adsp Single Write Accesses Initiated by AdscLinear Burst Address Table Mode = GND Interleaved Burst Address Table Mode = Floating or VDDZZ Mode Electrical Characteristics Write Cycle, Suspend Burst Partial Truth Table for Read/Write5Read Cycle, Continue Burst Next Write Cycle, Continue Burst Next Read Cycle, Suspend BurstIeee 1149.1 Serial Boundary Scan Jtag Disabling the Jtag FeatureTest Access Port TAP Truth Table for Read/Write5TAP Instruction Set TAP Controller Block DiagramPerforming a TAP Reset TAP RegistersIdcode TAP Timing5V TAP AC Test Conditions TAP AC Switching Characteristics Over the Operating Range10TAP DC Electrical Characteristics And Operating Conditions 3V TAP AC Test ConditionsScan Register Sizes Identification Register DefinitionsIdentification Codes Name CY7C1360C 256K x Bit# Ball ID SignalCY7C1362C 512K x Bit# Ball ID Signal Ball Fbga Boundary Scan OrderBall BGA Boundary Scan Order CY7C1362C 512K x Bit# Ball ID Signal NameAmbient Range Electrical Characteristics Over the Operating Range14Maximum Ratings Operating Range3V I/O Test Load Capacitance16Thermal Resistance AC Test Loads and WaveformsSet-up Times Switching Characteristics Over the Operating Range 17250 200 166 Parameter Description Unit Min Min MaxRead Cycle Timing23 Switching WaveformsBWE BWX ADV Write Cycle Timing23CLZ Read/Write Cycle Timing23, 25DON’T Care ZZ Mode Timing27Ordering Information CY7C1360C CY7C1362C CY7C1360C CY7C1362C Pin Thin Plastic Quad Flatpack 14 x 20 x 1.4 mm Package Diagrams90±0.05 Ball Pbga 14 x 22 x 2.4 mmSoldernotespad Type NON-SOLDER Mask Defined Nsmd Document History Issue Date Orig. Description of Change