Cypress CY7C0851AV, CY7C0852AV, CY7C0853AV, CY7C0850AV manual Pin Configurations, Ball BGA Top View

Page 3

CY7C0850AV, CY7C0851AV

CY7C0852AV, CY7C0853AV

Pin Configurations

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Figure 1. 172-Ball BGA (Top View)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

2

 

 

3

 

 

4

 

 

 

5

 

6

7

8

 

9

10

 

 

11

 

 

 

 

 

12

 

 

 

13

 

14

 

 

A

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DQ32L

 

DQ30L

 

 

 

 

 

 

 

 

 

 

VSS

 

DQ13L

VDD

 

DQ11L

DQ11R

 

VDD

DQ13R

 

 

 

VSS

 

 

 

 

 

 

 

 

 

DQ30R

DQ32R

CNTINTL

CNTINTR

B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A0L

 

DQ33L

 

 

DQ29L

 

 

DQ17L

 

DQ14L

DQ12L

 

DQ9L

DQ9R

 

DQ12R

DQ14R

 

DQ17R

 

 

DQ29R

 

DQ33R

 

A0R

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

NC

 

 

A1L

 

 

DQ31L

 

 

DQ27L

 

 

 

 

DQ15L

 

DQ10L

DQ10R

 

DQ15R

 

 

 

 

DQ27R

 

 

DQ31R

 

A1R

 

NC

 

 

 

INTL

INTR

D

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A2L

 

 

A3L

 

 

DQ35L

 

 

DQ34L

 

DQ28L

DQ16L

 

VSS

VSS

 

DQ16R

DQ28R

 

DQ34R

 

 

DQ35R

 

A3R

 

A2R

E

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A4L

 

 

A5L

 

 

CE1L

 

 

 

 

 

 

 

 

 

 

 

VDD

VSS

 

 

 

 

VDD

 

VDD

 

 

 

 

 

 

 

 

 

 

 

 

CE1R

 

A5R

 

A4R

 

 

 

 

 

 

B0L

 

 

 

 

 

 

 

B0R

F

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDD

 

 

A6L

 

 

 

A7L

 

 

 

 

 

 

 

 

 

 

 

VDD

 

 

 

 

 

 

 

VSS

 

 

 

 

 

 

 

 

 

 

 

 

 

A7R

 

 

A6R

 

VDD

 

B1L

 

 

 

 

 

 

 

 

 

 

 

 

B1R

G

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CY7C0850AV

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

OEL

B2L

 

B3L

CE0L

 

 

 

 

 

 

 

 

 

 

CE0R

B3R

B2R

OER

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CY7C0851AV

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CY7C0852AV

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VSS

 

R/WL

 

 

 

A8L

 

 

 

 

CLKL

 

 

 

 

 

 

 

 

 

 

 

 

CLKR

 

 

 

 

A8R

 

R/WR

 

VSS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

J

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A9L

 

A10L

 

 

VSS

 

 

 

 

 

 

 

 

 

 

 

VSS

 

 

 

 

 

 

 

VDD

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A10R

 

A9R

 

 

 

 

 

ADSL

 

 

 

 

 

 

 

 

 

ADSR

MRST

 

K

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A11L

 

A12L

 

 

A15L[2]

 

 

 

 

 

 

 

 

 

 

 

VDD

VDD

 

 

 

 

VSS

 

VDD

 

 

 

 

 

 

 

 

 

 

 

A15R[2]

 

A12R

A11R

 

 

 

CNTRSTL

 

 

 

 

 

 

 

CNTRSTR

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A13L

 

 

 

 

 

 

 

 

DQ26L

 

DQ25L

DQ19L

 

VSS

VSS

 

DQ19R

DQ25R

 

DQ26R

 

 

 

 

 

 

 

 

 

A13R

 

 

 

 

 

CNT/MSKL

 

CNTENL

 

 

CNTENR

CNT/MSKR

M

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A16L[2]

 

A14L

 

 

DQ22L

 

 

DQ18L

 

 

TDI

DQ7L

 

DQ2L

DQ2R

 

DQ7R

 

TCK

 

DQ18R

 

 

DQ22R

 

A14R

A16R[2]

N

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DQ24L

 

DQ20L

 

 

DQ8L

 

 

 

DQ6L

 

DQ5L

DQ3L

 

DQ0L

DQ0R

 

DQ3R

DQ5R

 

DQ6R

 

 

 

DQ8R

 

DQ20R

DQ24R

P

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DQ23L

 

DQ21L

 

 

TDO

 

 

 

 

VSS

 

DQ4L

VDD

 

DQ1L

DQ1R

 

VDD

DQ4R

 

 

 

VSS

 

 

 

TMS

 

DQ21R

DQ23R

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Note

2. For CY7C0851AV, pins M1 and M14 are NC. For CY7C0850AV, pins K3, K12 M1, and M14 are NC

Document #: 38-06070 Rev. *H

Page 3 of 32

[+] Feedback

Image 3
Contents Cypress Semiconductor Corporation 198 Champion Court Functional DescriptionProduct Selection Guide Density Mbit 32K x 64K x 128K x 176TQFP 172FBGAMirror Reg Logic Block DiagramTrue RAM ArrayBall BGA Top View Pin ConfigurationsCY7C0853AV CY7C0850AV CY7C0851AV CY7C0852AV Pin Definitions Master Reset Mailbox InterruptsOperation Description Address Counter and Mask Register Operations Mask Load Operation Mask Reset OperationCounter Interrupt RetransmitCLK Cnten ADS Cntrst MrstProgrammable Counter-Mask Register Operation 1 Ieee 1149.1 Serial Boundary Scan Jtag Performing a TAP ResetCapacitance Electrical CharacteristicsMaximum Ratings Operating RangeNormal Load Load Three-state Delay Load Switching CharacteristicsMaster Reset Timing Port to Port DelaysParameter Description 167/133/100 Unit Min Jtag TimingMaster Reset Switching WaveformsBank Select Read 26 Read-to-Write-to-Read OE Controlled 25, 28, 30 Write with Address Counter Advance Disabled-to-Write-to-Read-to-Write-to-Read Read-to-Readback-to-Read-to-Read R/W = High Counter Reset 32 Readback State of Address Counter or Mask Register35, 36, 37 LeftPort LPort Write to RightPort RPort Read39, 40 Counter Interrupt and Retransmit 34, 42, 43, 44 CLK 64K × 36 2M 3.3V Synchronous CY7C0851AV Dual-Port Sram Ordering Information256K × 36 9M 3.3V Synchronous CY7C0853AV Dual-Port Sram 128K × 36 4M 3.3V Synchronous CY7C0852AV Dual-Port SramBall Fbga 15 x 15 x 1.25 mm Package DiagramsPin Thin Quad Flat Pack 24 × 24 × 1.4 mm Submis Orig. Description of Change Sion Date Document HistorySales, Solutions, and Legal Information Worldwide Sales and Design Support Products PSoC SolutionsUSB