Cypress CY7C1474BV33, CY7C1472BV33 Capacitance, Thermal Resistance, AC Test Loads and Waveforms

Page 21

CY7C1470BV33

CY7C1472BV33, CY7C1474BV33

Electrical Characteristics

Over the Operating Range[13, 14] (continued)

Parameter

Description

Test Conditions

Min

Max

Unit

ISB3

Automatic CE

Max. VDD, Device Deselected,

4.0-ns cycle, 250 MHz

 

245

mA

 

Power Down

VIN 0.3V or VIN > VDDQ 0.3V,

 

 

 

 

 

5.0-ns cycle, 200 MHz

 

245

mA

 

Current—CMOS Inputs

f = fMAX = 1/tCYC

 

 

 

 

 

6.0-ns cycle, 167 MHz

 

245

mA

 

 

 

 

 

 

 

 

 

 

 

ISB4

Automatic CE

Max. VDD, Device Deselected,

All speed grades

 

135

mA

 

Power Down

VIN VIH or VIN VIL, f = 0

 

 

 

 

 

Current—TTL Inputs

 

 

 

 

 

Capacitance

Tested initially and after any design or process changes that may affect these parameters.

Parameter

Description

Test Conditions

100 TQFP

165 FBGA

209 FBGA

Unit

 

 

 

Max

Max

Max

 

CADDRESS

Address Input Capacitance

TA = 25°C, f = 1 MHz,

6

6

6

pF

 

 

VDD = 3.3V

 

 

 

 

CDATA

Data Input Capacitance

5

5

5

pF

 

 

VDDQ = 2.5V

 

 

 

 

CCTRL

Control Input Capacitance

8

8

8

pF

 

CCLK

Clock Input Capacitance

 

6

6

6

pF

CIO

Input/Output Capacitance

 

5

5

5

pF

Thermal Resistance

Tested initially and after any design or process changes that may affect these parameters.

Parameters

Description

Test Conditions

100 TQFP

165 FBGA

209 FBGA

Unit

Package

Package

Package

 

 

 

 

ΘJA

Thermal Resistance

Test conditions follow standard

24.63

16.3

15.2

°C/W

 

(Junction to Ambient)

test methods and procedures for

 

 

 

 

 

 

measuring thermal impedance,

 

 

 

 

ΘJC

Thermal Resistance

2.28

2.1

1.7

°C/W

per EIA/JESD51.

 

(Junction to Case)

 

 

 

 

 

AC Test Loads and Waveforms

3.3V IO Test Load

OUTPUT

 

 

 

 

 

 

 

 

 

 

 

 

 

3.3V

 

 

 

R = 317Ω

 

 

 

 

 

ALL INPUT PULSES

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDDQ

 

 

 

 

 

 

 

 

 

 

Z0

= 50Ω

 

 

 

 

OUTPUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RL

= 50Ω

 

 

 

 

 

 

 

 

 

 

 

 

 

10%

 

 

 

 

 

 

90%

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5 pF

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R = 351Ω

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1 ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VL = 1.5V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

INCLUDING

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(c)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(a)

JIG AND

 

(b)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SCOPE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2.5V IO Test Load

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R = 1667Ω

 

 

 

 

 

 

 

 

 

 

 

 

 

OUTPUT

 

 

 

 

 

 

 

 

 

 

 

 

 

2.5V

 

 

 

 

 

 

 

 

ALL INPUT PULSES

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDDQ

 

 

 

 

 

 

 

 

 

 

Z0

= 50Ω

 

 

 

 

OUTPUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RL

= 50Ω

 

 

 

 

 

 

 

 

 

 

 

 

 

10%

 

 

 

90%

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5 pF

 

 

 

 

 

 

 

 

 

 

 

 

 

 

R = 1538Ω

GND

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1 ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VL = 1.25V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

INCLUDING

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(c)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(a)

JIG AND

 

(b)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SCOPE

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

90%

10%

1 ns

90%

10%

1 ns

Document #: 001-15031 Rev. *C

Page 21 of 30

[+] Feedback

Image 21
Contents Selection Guide Functional DescriptionDescription 250 MHz 200 MHz 167 MHz Unit Cypress Semiconductor Corporation 198 Champion CourtLogic Block Diagram CY7C1472BV33 4M x Logic Block Diagram CY7C1470BV33 2M xADV/LD Logic Block Diagram CY7C1474BV33 1M xPin Tqfp Pinout Pin ConfigurationsNC/1G CE2 CLK CENTDI TDO ModeBall Fbga 14 x 22 x 1.76 mm Pinout CY7C1474BV33 1M × Byte Write Select Inputs, Active LOW. Qualified with Pin Definitions Pin Name IO Type Pin DescriptionFunctional Overview Parameter Description Test Conditions Min Max Unit ZZ Mode Electrical CharacteristicsOperation Address Used Truth TableFunction CY7C1470BV33 BW d BW c BW b BW a Partial Write Cycle DescriptionFunction CY7C1472BV33 Function CY7C1474BV33Ieee 1149.1 Serial Boundary Scan Jtag TAP Controller State DiagramTAP Instruction Set TAP Timing Parameter Description Min Max Unit Clock TAP AC Switching CharacteristicsOutput Times Hold Times3V TAP AC Test Conditions TAP DC Electrical Characteristics And Operating Conditions5V TAP AC Test Conditions GND VIN VddqIdentification Codes Instruction Description Scan Register Sizes Register Name Bit SizeBoundary Scan Exit Order 4M x Bit # Ball ID Boundary Scan Exit Order 2M x Bit # Ball IDBit # Ball ID Boundary Scan Exit Order 1M xE10 V10Maximum Ratings Electrical CharacteristicsOperating Range Range AmbientCapacitance Thermal ResistanceAC Test Loads and Waveforms Switching Characteristics Setup TimesParameter Description 250 200 167 Unit Min Max ADV/LD Address Switching WaveformsData A3 A4NOP, Stall and Deselect Cycles Ordering Information 250 Pin Thin Plastic Quad Flatpack 14 x 20 x 1.4 mm Package DiagramsBall Fbga 15 x 17 x 1.4 mm Ball Fbga 14 x 22 x 1.76 mm VKN/KKVTMP ECN No Issue Date Orig. Description of ChangeVKN/AESA VKN