Connect Tech user manual System Overview, FreeForm/PCI-104 Block Diagram

Page 7

Connect Tech FreeForm/PCI-104 User Manual

System Overview

The following conceptual block diagram provides a high level overview of the FreeForm/PCI-104 and illustrates the general interconnection between components and connectors.

For the actual orientation and description of components refer to Figure 2 and Table 1 respectively.

PCI-104 Bus

 

 

 

 

EEPROM

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(Config

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Registers)

 

 

 

 

 

 

PCI Bus Interface

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

[PLX 9056]s

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SPI Flash

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1x6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

100 Mhz

 

 

 

 

 

 

(FPGA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Header

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Osc.

 

 

 

 

 

 

Config.)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Local Bus

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SPI Flash

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

EEPROM

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(Embedded

 

 

 

 

 

(Parameters)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Code)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RJ-45

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Dual Ethernet PHY

 

 

 

 

 

 

FPGA

 

 

 

64 I/O, 32 LVDS Pairs

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

[Xilinx Virtex-5]

 

 

 

 

 

 

 

 

 

 

RJ-45

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2x5

 

 

RS-485 Transceiver

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DDR2 RAM

 

Header

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2x5

 

 

RS-485 Transceiver

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DDR2 RAM

 

Header

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2x40

Header

JTAG Connector

1x7 Header

High Speed Serial

Ext Power Connector

Core Circuitry

Peripheral Circuitry

Connector

Figure 1: FreeForm/PCI-104 Block Diagram

Revision 0.02

7

Image 7
Contents FreeForm/PCI-104 Copyright Notice Limited Lifetime WarrantyTrademark Acknowledgment Email/Internet Customer Support OverviewContact Information Telephone/FacsimileTable of Contents List of Figures List of TablesIntroduction Product FeaturesAbout this manual System Overview FreeForm/PCI-104 Block DiagramComponents Jumpers /Switches DescriptionReference Design Hardware Description Jumpers and SwitchesSlot Selection RSW1 Position Fpga Configuration Settings J1 Fpga Configuration Settings J1 Location FunctionConnector Pinouts MTGRXN0112 RS-485 Port 2 Pinout P6 Signal Direction Gpio Header P7 Gpio Header Pinout Signal DirectionExternal Power Connector Pinout P8 Signal Direction Side View External Power Connector P8Connector’s Mating Components and Cables Heat Sink Installation Hardware InstallationStand-alone Operation Reference Design & Application Examples Software InstallationFpga Development Environment PLX Software Development Kit SDKFpga Configuration Reference Design Fpga power analysis Power and Thermal ConsiderationsSpecifications Launch Impact Appendix a iMPACT Instructions for Fpga ConfigurationPage Page Programming the Fpga Generating a Prom MCS File Page Revision Configuring the Fpga / SPI flash Association Configuring the Fpga with the SPI FlashPage Programming the Flash Elapsed time = Scenario 1 Heatsink attached, 250 LFM Appendix B Power calculationsScenario 2 No Heatsink, 250 LFM Scenario 3 No heatsink, 0 LFM Appendix C Hardware Changes from Revision B Revision C Reference DesignRevision B Local Clock Generation DDR2 PinoutHardware Description Connector PinoutsRevision B Revision C Revision B Revision C Power Requirements SpecificationsRevision B