MVME197LE/D2

3-15

Table 3-6. VMEchip2 Memory Map (Continued)

(Sheet 3 of 4)

VMEchip2 LCSR Base Address = $FFF40000

OFFSET:

 

D31

D30

D29

 

D28

D27

D26

D25

 

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9

D8

D7

D6

D5

 

D4

D3

D2

D1

 

D0

68

AC

AB

SYS

 

MWP

PE

IRQ1

TIC

 

TIC

VME

DMAC

GCSR

GCSR

GCSR

GCSR

GCSR

GCSR

LB

LB

LB

LB

LB

LB

LB

LB

SPARE

VME

VME

 

VME

VME

VME

VME

 

VME

FAIL

SW

FAIL

 

ERR

IRQ

EDGE

TIM2

 

TIM1

IACK

IRQ

SIG3

SIG2

SIG1

SIG0

LM1

LM0

SW7

SW6

SW5

SW4

SW3

SW2

SW1

SW0

 

IRQ7

IRQ6

 

IRQ5

IRQ4

IRQ3

IRQ2

 

IRQ1

 

IRQ

IRQ

IRQ

 

IRQ

 

IRQ

IRQ

 

IRQ

IRQ

 

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

 

IRQ

IRQ

 

IRQ

IRQ

IRQ

IRQ

 

IRQ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6C

EN

EN

EN

 

EN

EN

EN

EN

 

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

EN

 

EN

EN

EN

EN

 

EN

IRQ

IRQ

IRQ

 

IRQ

IRQ

IRQ

IRQ

 

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

 

IRQ

IRQ

IRQ

IRQ

 

IRQ

 

31

30

29

 

28

27

26

25

 

24

23

22

21

20

19

18

17

16

15

14

13

12

11

10

9

8

7

6

5

 

4

3

2

1

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

70

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SET

SET

SET

SET

SET

SET

SET

SET

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15

14

13

12

11

10

9

8

 

 

 

 

 

 

 

 

 

 

74

CLR

CLR

CLR

 

CLR

CLR

CLR

CLR

 

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

CLR

 

 

 

 

 

 

 

 

 

 

IRQ

IRQ

IRQ

 

IRQ

IRQ

IRQ

IRQ

 

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

IRQ

 

 

 

 

 

 

 

 

 

 

 

31

30

29

 

28

27

26

25

 

24

23

22

21

20

19

18

17

16

15

14

13

12

11

10

9

8

 

 

 

 

 

 

 

 

 

 

78

 

 

ACFAIL

 

 

 

ABORT

 

 

 

SYSFAIL

 

MASTER WRITE

 

PARITY ERROR

 

 

IRQ1

 

 

TICK TIMER 2

 

TICK TIMER 1

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

POST ERROR

 

IRQ LEVEL

 

EDGE-SENSITIVE

 

IRQ LEVEL

 

IRQ LEVEL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

IRQ LEVEL

 

 

 

 

 

IRQ LEVEL

 

 

 

 

 

 

 

 

 

 

7C

 

 

VMEbus

 

 

 

DMAC

 

 

 

GCSR

 

 

 

GCSR

 

 

 

GCSR

 

 

 

GCSR

 

 

 

GCSR

 

 

 

GCSR

 

 

ACKNOWLEDGE

 

IRQ LEVEL

 

 

SIG 3

 

 

 

SIG 2

 

 

 

SIG 1

 

 

 

SIG 0

 

 

 

LM 1

 

 

 

LM 0

 

 

 

IRQ LEVEL

 

 

 

 

 

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

80

 

 

SW7

 

 

 

SW6

 

 

 

SW5

 

 

 

SW4

 

 

 

SW3

 

 

 

SW2

 

 

 

SW1

 

 

 

SW0

 

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

84

 

 

SPARE

 

 

 

VMEbus

 

 

 

VMEbus

 

 

 

VMEbus

 

 

 

VMEbus

 

 

 

VMEbus

 

 

 

VMEbus

 

 

 

VMEbus

 

 

IRQ LEVEL

 

 

IRQ7

 

 

 

IRQ6

 

 

 

IRQ5

 

 

 

IRQ4

 

 

 

IRQ3

 

 

 

IRQ2

 

 

 

IRQ1

 

 

 

 

 

 

 

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

 

IRQ LEVEL

88

 

VECTOR BASE

 

 

VECTOR BASE

 

MST

SYS

AC

ABORT

 

GENERAL

 

 

GENERAL

 

 

GENERAL

 

 

 

 

 

 

 

 

 

 

 

 

REGISTER 0

 

 

REGISTER 1

 

IRQ

FAIL

FAIL

LEVEL

 

PURPOSE

 

 

PURPOSE

 

 

PURPOSE

 

 

 

GENERAL PURPOSE INPUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

EN

LEVEL

LEVEL

 

 

I/O ENABLE

 

 

I/O OUTPUT

 

 

I/O INPUT

 

 

 

 

 

 

 

 

 

 

 

 

D31

D30

D29

 

D28

D27

D26

D25

 

D24

D23

D22

D21

D20

D19

D18

D17

D16

D15

D14

D13

D12

D11

D10

D9

D8

D7

D6

D5

 

D4

D3

D2

D1

 

D0

 

LB

= Local Bus

 

 

 

 

 

 

 

 

 

 

 

 

 

VB

= VMEbus

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(LB)

= Local Bus Slave

 

 

 

 

 

 

 

 

 

 

 

(VB)

= VMEbus Slave

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LV

= Local Bus to VMEbus

 

 

 

 

 

 

 

 

 

(XX)

= Not Used on the MVME197 Series

 

 

 

 

 

 

 

 

 

Memory Maps

3

Page 45
Image 45
Motorola MVME197LE user manual VMEchip2 Memory Map Sheet 3