7-3. Video Demodulation Block

Table 7-3-1 Terminal function of TC9090AN

7-3-1. Y/C Separation Circuit

 

 

 

 

Pin

Name

 

Function

 

 

 

 

 

 

 

No.

 

 

 

 

 

This circuit separates Y and C signals from a composite

 

1

VREFH

ADC bias

 

 

 

 

 

 

 

 

 

 

 

video signal. Fig. 7-3-1 shows the pin configuration of

 

2

VSS1

ADC GND

 

 

 

 

 

 

 

 

 

 

 

TC9090AN and Fig. 7-3-2 shows the block diagram.

 

3

ADIN

Video input

 

The composite video signal enters pin 3. A fsc (3.58/

 

4

VDD1

ADC VDD

 

 

4.43 MHz) developed from the video/color IC enters pin

 

5

VREFL

ADC bias

 

 

19 and is converted into a 4fsc of the drive clock

 

6

BIAS1

ADC bias

 

 

frequency inside the IC. The composite video signal

 

7

P/S

 

Selection function control

entered is processed at a rate of the clock frequency of

 

8

SDA

 

I2C bus clock input

 

the IC and output as Y and C signal.

 

 

 

9

SCL

 

I2C bus data input, check output

 

 

 

 

 

 

 

10

RESET

I2C bus reset

 

VREFH

1

 

28

VSS4

 

 

11

TEST1

Test terminal

 

VSS1

2

 

27

VDD4

 

 

12

TEST2

Test terminal

 

ADIN

3

 

26

VREF1

 

 

13

KILLER

Clock killer switch

 

VDD1

4

 

25

YOUT

 

 

14

PLLSEL

Selection input clock

VREFL

5

 

24

BIAS2

 

 

15

VDD3

Digital VDD

 

BIAS1

6

 

23

COUT

 

 

16

VSS3

Analog GND

 

P/S

7

 

22

BIAS3

 

 

17

VSS2

PLL GND

 

 

SDA

8

 

21

2/1VDD

 

 

18

VDD2

PLL VDD

 

 

SCL

9

 

20

VFIL

 

 

19

CKIN

Clock input

 

 

 

 

 

 

 

 

 

RESET

10

 

19

CKIN

 

 

20

VFIL

VCO filter

 

 

 

 

 

 

 

 

 

 

 

TEST1

11

 

18

VDD2

 

 

21

2/1 VDD

Line memory bias

 

 

 

 

 

 

 

 

 

TEST2

12

 

17

VSS2

 

 

22

BIAS3

DAC bias

 

 

 

 

 

 

 

 

 

 

 

KILLER

13

 

16

VSS3

 

 

23

COUT

C output

 

 

PLLSEL

14

 

15

VDD3

 

 

 

 

 

 

 

24

BIAS2

DAC bias

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

25

YOUT

Y output

 

 

Fig. 7-3-1 Pin configuration of TC9090AN

 

26

VREF1

DAC bias

 

 

 

27

VDD4

DAC VDD

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

28

VSS4

DAC GND

 

 

Composite

 

ADC

LINE

 

VERTICAL EDGE

 

CORING

 

 

 

 

video signal 2

MEMORY

ENHANCE CIRCUIT

CIRCUIT

 

 

 

 

 

 

8 bits

 

 

 

 

 

 

 

 

 

 

 

 

CLAMP

 

 

 

 

+

+

PEDESTAL

YDAC

25 Y

 

 

 

 

 

 

 

CLIP

8 bits

output

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

COLOR KILLER CIRCUIT

 

 

 

 

 

 

 

4.43 MHz NTSC

 

 

 

 

 

 

 

 

 

 

 

 

BPF

 

 

 

 

 

 

 

 

 

 

 

BPF

 

 

 

 

 

 

 

 

 

 

 

 

 

DYNAMIC

1 LINE DOT

 

 

 

 

23 C

 

 

 

 

BPF

COMB

 

IMPROVE

 

BPF

 

CDAC

 

 

 

 

 

FILTER

 

CIRCUIT

 

 

 

8 bits

output

 

 

 

 

BPF

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Clock 19

 

PLL

 

4 FSC

 

 

I2C BUS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8

9

 

 

 

 

 

 

 

 

 

 

 

Bus

 

 

 

 

 

 

Fig. 7-3-2 Block diagram of TC9090AN

 

 

 

7-5

Page 32
Image 32
Toshiba TLP511E, TLP510E, TLP510U manual Video Demodulation Block, Terminal function of TC9090AN, 1. Y/C Separation Circuit