102

General

 

Specification Release

Set Instruction

MOTOROLA

0.3 .Rev — MC68HC05RC16

Table 10-7. Opcode Map

 

 

Bit Manipulation

 

Branch

 

 

 

Read-Modify-Write

 

 

Control

 

 

 

 

Register/Memory

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DIR

 

DIR

 

 

REL

 

DIR

 

INH

 

INH

 

IX1

 

IX

 

INH

 

INH

 

IMM

 

DIR

 

EXT

 

IX2

 

IX1

 

IX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MSB

 

0

 

1

 

 

2

 

3

 

4

 

5

 

6

 

7

 

8

 

9

 

A

 

B

 

C

 

D

 

E

 

F

 

MSB

LSB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

LSB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

5

 

 

5

 

3

 

5

 

3

 

3

 

6

 

5

 

9

 

 

 

2

 

3

 

4

 

5

 

4

 

 

3

0

BRSET0

 

BSET0

 

 

BRA

 

NEG

 

NEGA

 

NEGX

 

NEG

 

NEG

 

RTI

 

 

 

SUB

 

SUB

 

SUB

 

SUB

 

SUB

 

SUB

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

1

INH

 

 

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

1

 

5

 

 

5

 

3

 

 

 

 

 

 

 

 

 

 

 

6

 

 

 

2

 

3

 

4

 

5

 

4

 

 

3

1

BRCLR0

 

BCLR0

 

 

BRN

 

 

 

 

 

 

 

 

 

 

 

RTS

 

 

 

CMP

 

CMP

 

CMP

 

CMP

 

CMP

 

CMP

 

 

3

DIR

2

DIR

2

REL

 

 

 

 

 

 

 

 

 

 

1

INH

 

 

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

2

 

5

 

 

5

 

3

 

 

 

11

 

 

 

 

 

 

 

 

 

 

 

2

 

3

 

4

 

5

 

4

 

 

3

2

BRSET1

 

BSET1

 

 

BHI

 

 

 

MUL

 

 

 

 

 

 

 

 

 

 

 

SBC

 

SBC

 

SBC

 

SBC

 

SBC

 

SBC

 

 

3

DIR

2

DIR

2

REL

 

 

1

INH

 

 

 

 

 

 

 

 

 

 

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

3

 

5

 

 

5

 

3

 

5

 

3

 

3

 

6

 

5

 

10

 

 

 

2

 

3

 

4

 

5

 

4

 

 

3

3

BRCLR1

 

BCLR1

 

 

BLS

 

COM

 

COMA

 

COMX

 

COM

 

COM

 

SWI

 

 

 

CPX

 

CPX

 

CPX

 

CPX

 

CPX

 

CPX

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

1

INH

 

 

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

4

 

5

 

 

5

 

3

 

5

 

3

 

3

 

6

 

5

 

 

 

 

 

2

 

3

 

4

 

5

 

4

 

 

3

4

BRSET2

 

BSET2

 

 

BCC

 

LSR

 

LSRA

 

LSRX

 

LSR

 

LSR

 

 

 

 

 

AND

 

AND

 

AND

 

AND

 

AND

 

AND

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

 

 

 

 

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

5

 

5

 

 

5

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

3

 

4

 

5

 

4

 

 

3

5

BRCLR2

 

BCLR2

 

BCS/BLO

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BIT

 

BIT

 

BIT

 

BIT

 

BIT

 

BIT

 

 

3

DIR

2

DIR

2

REL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

6

 

5

 

 

5

 

3

 

5

 

3

 

3

 

6

 

5

 

 

 

 

 

2

 

3

 

4

 

5

 

4

 

 

3

6

BRSET3

 

BSET3

 

 

BNE

 

ROR

 

RORA

 

RORX

 

ROR

 

ROR

 

 

 

 

 

LDA

 

LDA

 

LDA

 

LDA

 

LDA

 

LDA

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

 

 

 

 

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

7

 

5

 

 

5

 

3

 

5

 

3

 

3

 

6

 

5

 

 

 

2

 

 

 

4

 

5

 

6

 

5

 

 

4

7

BRCLR3

 

BCLR3

 

 

BEQ

 

ASR

 

ASRA

 

ASRX

 

ASR

 

ASR

 

 

 

TAX

 

 

 

STA

 

STA

 

STA

 

STA

 

STA

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

 

 

1

INH

 

 

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

8

 

5

 

 

5

 

3

 

5

 

3

 

3

 

6

 

5

 

 

 

2

 

2

 

3

 

4

 

5

 

4

 

 

3

8

BRSET4

 

BSET4

 

 

BHCC

ASL/LSL

ASLA/LSLA

ASLX/LSLX

ASL/LSL

ASL/LSL

 

 

 

CLC

 

EOR

 

EOR

 

EOR

 

EOR

 

EOR

 

EOR

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

 

 

1

INH

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

9

 

5

 

 

5

 

3

 

5

 

3

 

3

 

6

 

5

 

 

 

2

 

2

 

3

 

4

 

5

 

4

 

 

3

9

BRCLR4

 

BCLR4

 

 

BHCS

 

ROL

 

ROLA

 

ROLX

 

ROL

 

ROL

 

 

 

SEC

 

ADC

 

ADC

 

ADC

 

ADC

 

ADC

 

ADC

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

 

 

1

INH

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

A

 

5

 

 

5

 

3

 

5

 

3

 

3

 

6

 

5

 

 

 

2

 

2

 

3

 

4

 

5

 

4

 

 

3

A

BRSET5

 

BSET5

 

 

BPL

 

DEC

 

DECA

 

DECX

 

DEC

 

DEC

 

 

 

CLI

 

ORA

 

ORA

 

ORA

 

ORA

 

ORA

 

ORA

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

 

 

1

INH

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

B

 

5

 

 

5

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

2

 

3

 

4

 

5

 

4

 

 

3

B

BRCLR5

 

BCLR5

 

 

BMI

 

 

 

 

 

 

 

 

 

 

 

 

 

SEI

 

ADD

 

ADD

 

ADD

 

ADD

 

ADD

 

ADD

 

 

3

DIR

2

DIR

2

REL

 

 

 

 

 

 

 

 

 

 

 

 

1

INH

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

C

 

5

 

 

5

 

3

 

5

 

3

 

3

 

6

 

5

 

 

 

2

 

 

 

2

 

3

 

4

 

3

 

 

2

C

BRSET6

 

BSET6

 

 

BMC

 

INC

 

INCA

 

INCX

 

INC

 

INC

 

 

 

RSP

 

 

 

JMP

 

JMP

 

JMP

 

JMP

 

JMP

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

 

 

1

INH

 

 

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

D

 

5

 

 

5

 

3

 

4

 

3

 

3

 

5

 

4

 

 

 

2

 

6

 

5

 

6

 

7

 

6

 

 

5

D

BRCLR6

 

BCLR6

 

 

BMS

 

TST

 

TSTA

 

TSTX

 

TST

 

TST

 

 

 

NOP

 

BSR

 

JSR

 

JSR

 

JSR

 

JSR

 

JSR

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

 

 

1

INH

2

REL

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

E

 

5

 

 

5

 

3

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

2

 

3

 

4

 

5

 

4

 

 

3

E

BRSET7

 

BSET7

 

 

BIL

 

 

 

 

 

 

 

 

 

 

 

STOP

 

 

 

LDX

 

LDX

 

LDX

 

LDX

 

LDX

 

LDX

 

 

3

DIR

2

DIR

2

REL

 

 

 

 

 

 

 

 

 

 

1

INH

 

 

2

IMM

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

F

 

5

 

 

5

 

3

 

5

 

3

 

3

 

6

 

5

 

2

 

2

 

 

 

4

 

5

 

6

 

5

 

 

4

F

BRCLR7

 

BCLR7

 

 

BIH

 

CLR

 

CLRA

 

CLRX

 

CLR

 

CLR

 

WAIT

 

TXA

 

 

 

STX

 

STX

 

STX

 

STX

 

STX

 

 

3

DIR

2

DIR

2

REL

2

DIR

1

INH

1

INH

2

IX1

1

IX

1

INH

1

INH

 

 

2

DIR

3

EXT

3

IX2

2

IX1

1

 

IX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

INH = Inherent

 

 

REL = Relative

 

 

 

 

 

 

 

 

 

 

MSB

 

0

 

MSB of Opcode in Hexadecimal

 

 

 

 

IMM = Immediate

 

 

IX = Indexed, No Offset

 

 

 

 

 

 

 

 

 

LSB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Number of Cycles

 

 

 

 

 

 

DIR = Direct

 

 

IX1 = Indexed, 8-Bit Offset

LSB of Opcode in Hexadecimal

 

0

 

5

 

 

 

 

 

 

 

EXT = Extended

 

 

IX2 = Indexed, 16-Bit Offset

 

BRSET0

 

Opcode Mnemonic

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

DIR

 

Number of Bytes/Addressing Mode

 

 

 

Set Instruction