Instruction Set

Table 10-6. Instruction Set Summary (Continued)

 

 

 

 

 

 

 

Effect on

Address Mode

Opcode

Operand

Cycles

Source

Operation

Description

 

CCR

 

 

 

 

 

Form

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

I

N

Z

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CLR opr

 

M $00

 

 

 

 

 

DIR

3F

dd

5

 

 

 

 

 

 

 

CLRA

 

 

A $00

 

 

 

 

 

INH

4F

 

3

CLRX

Clear Byte

 

X $00

0

1

INH

5F

 

3

CLR opr,X

 

M $00

 

 

 

 

 

IX1

6F

ff

6

CLR ,X

 

M $00

 

 

 

 

 

IX

7F

 

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CMP #opr

 

 

 

 

 

 

 

 

 

 

 

IMM

A1

ii

2

CMP opr

 

 

 

 

 

 

 

 

 

 

 

DIR

B1

dd

3

CMP opr

Compare Accumulator with Memory Byte

 

(A) – (M)

￿

EXT

C1

hh ll

4

CMP opr,X

 

IX2

D1

ee ff

5

 

 

 

 

 

 

 

 

 

 

 

CMP opr,X

 

 

 

 

 

 

 

 

 

 

 

IX1

E1

ff

4

CMP ,X

 

 

 

 

 

 

 

 

 

 

 

IX

F1

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

dd

 

COM opr

 

M (M) = $FF – (M)

 

 

 

 

 

DIR

33

5

 

 

 

 

 

 

 

COMA

 

 

 

= $FF – (A)

 

 

 

 

 

INH

43

 

3

 

A (A)

 

 

 

 

1

 

COMX

Complement Byte (One’s Complement)

X

(X)

= $FF – (X)

￿

￿

INH

53

 

3

COM opr,X

 

M

(M)

= $FF – (M)

 

 

 

 

 

IX1

63

ff

6

COM ,X

 

M

(M)

= $FF – (M)

 

 

 

 

 

IX

73

 

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CPX #opr

 

 

 

 

 

 

 

 

 

 

 

IMM

A3

ii

2

CPX opr

 

 

 

 

 

 

 

 

 

 

 

DIR

B3

dd

3

CPX opr

Compare Index Register with Memory Byte

 

(X) – (M)

￿

￿

￿

EXT

C3

hh ll

4

CPX opr,X

 

IX2

D3

ee ff

5

 

 

 

 

 

 

 

 

 

 

 

CPX opr,X

 

 

 

 

 

 

 

 

 

 

 

IX1

E3

ff

4

CPX ,X

 

 

 

 

 

 

 

 

 

 

 

IX

F3

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DEC opr

 

M (M) – 1

 

 

 

 

 

DIR

3A

dd

5

 

 

 

 

 

 

 

DECA

 

A (A) – 1

 

 

 

 

 

INH

4A

 

3

DECX

Decrement Byte

X (X) – 1

￿

￿

INH

5A

 

3

DEC opr,X

 

M (M) – 1

 

 

 

 

 

IX1

6A

ff

6

DEC ,X

 

M (M) – 1

 

 

 

 

 

IX

7A

 

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

EOR #opr

 

 

 

 

 

 

 

 

 

 

 

IMM

A8

ii

2

EOR opr

 

 

 

 

 

 

 

 

 

 

 

DIR

B8

dd

3

EOR opr

EXCLUSIVE OR Accumulator with Memory

A (A) (M)

￿

EXT

C8

hh ll

4

EOR opr,X

Byte

IX2

D8

ee ff

5

 

 

 

 

 

 

 

 

 

 

EOR opr,X

 

 

 

 

 

 

 

 

 

 

 

IX1

E8

ff

4

EOR ,X

 

 

 

 

 

 

 

 

 

 

 

IX

F8

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

INC opr

 

M (M) + 1

 

 

 

 

 

DIR

3C

dd

5

 

 

 

 

 

 

 

INCA

 

A (A) + 1

 

 

 

 

 

INH

4C

 

3

INCX

Increment Byte

X (X) + 1

￿

￿

INH

5C

 

3

INC opr,X

 

M (M) + 1

 

 

 

 

 

IX1

6C

ff

6

INC ,X

 

M (M) + 1

 

 

 

 

 

IX

7C

 

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

JMP opr

 

 

 

 

 

 

 

 

 

 

 

DIR

BC

dd

2

JMP opr

 

 

 

 

 

 

 

 

 

 

 

EXT

CC

hh ll

3

JMP opr,X

Unconditional Jump

PC Jump Address

IX2

DC

ee ff

4

JMP opr,X

 

 

 

 

 

 

 

 

 

 

 

IX1

EC

ff

3

JMP ,X

 

 

 

 

 

 

 

 

 

 

 

IX

FC

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

General Release Specification

 

MC68HC05RC16 — Rev. 3.0

 

 

 

98

Instruction Set

MOTOROLA