Figure A-1 Internal Register Summary (continued)

E0

15

 

 

 

 

 

 

 

 

7

 

 

 

 

 

 

0

 

 

 

 

 

 

 

0

0

 

0

0

0

0

0

0

0

 

 

 

M6–M0

 

 

RA19

RA13

 

 

 

 

 

 

 

 

 

Memory Partition Register (MDRAM) Page 7-1

15

DA

7

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

TC

INT

 

SYN

P

 

Res

CHG

ST

 

 

 

 

 

 

B/W

 

 

DINC

SDEC

TDRQ

DM/IO

DDEC SM/IO SINC

DMA 1 Control Register (D1CON)

Page 10-3

 

15

 

 

 

 

 

 

7

 

0

D8

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TC15–TC0

 

 

 

 

 

 

 

DMA 1 Transfer Count Register (D1TC)

 

 

 

 

 

 

 

 

 

 

Page 10-5

 

 

 

 

 

 

 

 

 

 

15

 

 

 

 

 

 

7

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D6

 

 

 

 

 

 

Reserved

 

 

 

 

 

DDA19–DDA16

 

DMA 1 Destination Address High Register (D1DSTH)

 

 

 

 

 

 

 

Page 10-6

 

 

 

 

 

 

 

 

 

 

15

 

 

 

 

 

 

7

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D4

 

 

 

 

 

 

 

 

DDA15–DDA0

 

 

 

 

 

 

 

DMA 1 Destination Address Low Register (D1DSTL)

 

 

 

 

 

 

 

Page 10-7

 

 

 

 

 

 

 

 

 

D2

15

 

 

 

 

 

 

7

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Reserved

 

 

 

 

 

 

DSA19–DSA16

DMA 1 Source Address High Register (D1SRCH)

Page 10-8

15

 

7

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D0

 

 

 

 

 

 

DSA15–DSA0

 

 

 

 

 

 

DMA 1 Source Address Low Register (D1SRCL)

 

 

 

 

 

 

Page 10-9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Register Summary

A-5

Page 175
Image 175
AMD Am188TMER, Am186TMER user manual Memory Partition Register Mdram