DE2-70 User Manual

1.8V 2.5V 3.3V

2 4 6

JP1

1 3 5

Figure 5.10. JP1 pin settings.

VCCIO5

VCCIO5

D12

 

D14

 

1

 

1

GPIO_D1

3

GPIO_D0

3

2

 

2

 

BAT54S

 

BAT54S

 

GPIO_D0

R51

47

IO_A0

GPIO_D1

R52

47

IO_A1

(protection registors and diodes not shown for other ports)

 

 

 

(GPIO 0)

 

 

 

J4

 

IO_CLKINn0

1

2

 

IO_CLKINp0

3

4

 

IO_A2

5

6

 

IO_A4

7

8

 

IO_A6

9

10

VCC5

IO_A8

11

12

13

14

 

 

IO_A10

15

16

 

IO_A12

17

18

 

IO_CLKOUTn0

19

20

 

IO_CLKOUTp0

21

22

 

IO_A16

 

23

24

 

IO_A18

25

26

 

IO_A20

27

28

VCC33

IO_A22

29

30

31

32

 

 

IO_A24

33

34

 

IO_A26

35

36

 

IO_A28

37

38

 

IO_A30

39

40

IO_A0

IO_A1

IO_A3

IO_A5 IO_A7

IO_A9 IO_A11 IO_A13 IO_A14

IO_A15

IO_A17 IO_A19

IO_A21

IO_A23 IO_A25 IO_A27

IO_A29

IO_A31

VCCIO5

VCCIO5

D48

 

D50

1

GPIO_D32

1

3

GPIO_D33

 

3

2

 

2

BAT54S

 

BAT54S

GPIO_D32

R60

47

IO_B0

GPIO_D33

R61

47

IO_B1

(protection registors and diodes not shown for other ports)

 

 

BOX Header 2X20M

 

 

 

(GPIO 1)

 

 

 

J5

 

IO_CLKINn1

1

2

 

IO_CLKINp1

3

4

 

IO_B2

5

6

 

IO_B4

7

8

 

IO_B6

9

10

VCC5

IO_B8

11

12

13

14

 

 

IO_B10

15

16

 

IO_B12

17

18

 

IO_CLKOUTn1

20

 

 

19

 

IO_CLKOUTp1

22

 

IO_B16

21

 

23

24

 

IO_B18

25

26

 

IO_B20

27

28

VCC33

IO_B22

29

30

31

32

 

 

IO_B24

33

34

 

IO_B26

35

36

 

IO_B28

37

38

 

IO_B30

39

40

IO_B0 IO_B1 IO_B3

IO_B5 IO_B7

IO_B9 IO_B11 IO_B13 IO_B14

IO_B15 IO_B17 IO_B19 IO_B21

IO_B23 IO_B25 IO_B27 IO_B29 IO_B31

BOX Header 2X20M

Figure 5.11. Schematic diagram of the expansion headers.

Signal Name

FPGA Pin No.

Description

 

 

 

IO_A [0]

PIN_C30

GPIO Connection 0 IO[0]

 

 

 

IO_A [1]

PIN_C29

GPIO Connection 0 IO[1]

 

 

 

IO_A [2]

PIN_E28

GPIO Connection 0 IO[2]

 

 

 

42

Page 45
Image 45
Sigma DE2-70 manual JP1