Advance Information MC68HC908MR16/MC68HC908MR32 — Rev. 4.0
26 List of Figures MOTOROLA
List of Figures
Figure Title Page
17-1 IRQ Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . .330
17-2 IRQ I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . .330
17-3 IRQ Interrupt Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . .332
17-4 IRQ Status and Control Register (ISCR) . . . . . . . . . . . . . .334
18-1 LVI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . .336
18-2 LVI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . .337
18-3 LVI Status and Control Register (LVISCR) . . . . . . . . . . . .338
19-1 ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .343
19-2 8-Bit Truncation Mode Error. . . . . . . . . . . . . . . . . . . . . . . .346
19-3 ADC Status and Control Register (ADSCR). . . . . . . . . . . .349
19-4 ADC Data Register High (ADRH)
Left Justified Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . .352
19-5 ADC Data Register High (ADRH)
Right Justified Mode . . . . . . . . . . . . . . . . . . . . . . . . . . .352
19-6 ADC Data Register Low (ADRL)
Left Justified Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . .353
19-7 ADC Data Register Low (ADRL)
Right Justified Mode . . . . . . . . . . . . . . . . . . . . . . . . . . .353
19-8 ADC Data Register Low (ADRL) 8-Bit Mode . . . . . . . . . . .354
19-9 ADC Clock Register (ADCLK) . . . . . . . . . . . . . . . . . . . . . .354
21-1 Break Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . .361
21-2 I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . .361
21-3 Break Status and Control Register (BRKSCR) . . . . . . . . .363
21-4 Break Address Register High (BRKH) . . . . . . . . . . . . . . . .364
21-5 Break Address Register Low (BRKL). . . . . . . . . . . . . . . . .364
21-6 SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . .365
21-7 SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . .366
22-1 SPI Master Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .374
22-2 SPI Slave Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .375
23-1 MC68HC908MR32FU . . . . . . . . . . . . . . . . . . . . . . . . . . . .380
23-2 MC68HC908MR32B. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .381
A-1 MC68HC908MR16 Memory Map. . . . . . . . . . . . . . . . . . . .386