Functional Description
MCF548x Reference Manual, Rev. 3
Freescale Semiconductor 19-59
000 100 OP4 OP5 OP6 OP7 — — — 00 0000 OP7 OP6 OP5 OP4
001 100 OP4 OP5 OP6 OP7 — — 000 0001 OP6 OP5 OP4
100 1110 ———OP7
010 100 OP4 OP5 OP6 OP7 — — 000 0011 OP5 OP4 — —
100 1100 OP7 OP6
011 100 OP4 OP5 OP6 OP7 000 0111 OP4 — — —
100 1000 OP7 OP6 OP5
100 100 — — — — OP4 OP5 OP6 OP7 100 0000 OP7 OP6 OP5 OP4
000 101 OP3 OP4 OP5 OP6 OP7 — — 000 0000 OP6 OP5 OP4 OP3
100 1110 ———OP7
001 101 OP3 OP4 OP5 OP6 OP7 — — 000 0001 OP5 OP4 OP3
100 1100 OP7 OP6
010 101 OP3 OP4 OP5 OP6 OP7 000 0011 OP4 OP3 — —
100 1000 OP7 OP6 OP5
011 101 OP3 OP4 OP5 OP6 OP7 000 0111 OP3 — — —
100 0000 OP7 OP6 OP5 OP4
000 110 OP2 OP3 OP4 OP5 OP6 OP7 — — 000 0000 OP5 OP4 OP3 OP2
100 1100 OP7 OP6
001 110 OP2 OP3 OP4 OP5 OP6 OP7 000 0001 OP4 OP3 OP2
100 1000 OP7 OP6 OP5
010 110 OP2 OP3 OP4 OP5 OP6 OP7 000 0011 OP3 OP2 — —
100 0000 OP7 OP6 OP5 OP4
000 111 OP1 OP2 OP3 OP4 OP5 OP6 OP7 000 0000 OP4 OP3 OP2 OP1
100 1000 OP7 OP6 OP5
001 111 OP1 OP2 OP3 OP4 OP5 OP6 OP7 000 0001 OP3 OP2 OP1
100 0000 OP7 OP6 OP5 OP4
000 000 OP0 OP1 OP2 OP3 OP4 OP5 OP6 OP7 000 0000 OP3 OP2 OP1 OP0
100 0000 OP7 OP6 OP5 OP4
1The byte lane translation will be similar for other types of transactions. However, the PCI address may be different
as explained in Section 19.4.1.5, “Addressing.

Table 19-49. XL Bus to PCI Byte Lanes for Memory1 Transactions (Continued)

XL Bus PCI Bus
A[29:31
]
TSIZ
[0:2]
Data Bus Byte Lanes AD
[2:0]
BE[3:
0]
31:2
4
23:1
615:8 7:0
0123456 7