Two Port 10/100 Managed Ethernet Switch with 16-Bit Non-PCI CPU Interface
Datasheet
7.2.1.6
100M Phase Lock Loop (PLL) ........................................................................................................................................................................
86
7.2.2
100BASE-TX Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
87
7.2.2.1
A/D Converter .................................................................................................................................................................................................
7.2.2.2
DSP: Equalizer, BLW Correction and Clock/Data Recovery ..........................................................................................................................
7.2.2.3
NRZI and MLT-3 Decoding .............................................................................................................................................................................
88
7.2.2.4
Descrambler and SIPO ...................................................................................................................................................................................
7.2.2.5
5B/4B Decoding..............................................................................................................................................................................................
7.2.2.6
Receiver Errors ...............................................................................................................................................................................................
7.2.2.7
MII MAC Interface ...........................................................................................................................................................................................
7.2.3
10BASE-T Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
89
7.2.3.1
7.2.3.2
10M TX Driver and PLL ..................................................................................................................................................................................
7.2.4
10BASE-T Receive. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.4.1
Filter and Squelch ...........................................................................................................................................................................................
7.2.4.2
10M RX and PLL.............................................................................................................................................................................................
7.2.4.3
90
7.2.4.4
Jabber Detection.............................................................................................................................................................................................
7.2.5
PHY Auto-negotiation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.5.1
PHY Pause Flow Control ................................................................................................................................................................................
92
7.2.5.2
Parallel Detection............................................................................................................................................................................................
7.2.5.3
Restarting Auto-Negotiation............................................................................................................................................................................
7.2.5.4
Disabling Auto-Negotiation .............................................................................................................................................................................
7.2.5.5
Half Vs. Full-Duplex ........................................................................................................................................................................................
93
7.2.6
HP Auto-MDIX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.7
MII MAC Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.8
PHY Management Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
94
7.2.8.1
PHY Interrupts ................................................................................................................................................................................................
7.2.9
PHY Power-Down Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.9.1
PHY General Power-Down .............................................................................................................................................................................
95
7.2.9.2
PHY Energy Detect Power-Down ...................................................................................................................................................................
7.2.10
PHY Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.10.1
PHY Software Reset via RESET_CTL............................................................................................................................................................
7.2.10.2
PHY Software Reset via PHY_BASIC_CTRL_x .............................................................................................................................................
96
7.2.10.3
PHY Power-Down Reset.................................................................................................................................................................................
7.2.11
LEDs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.12
Required Ethernet Magnetics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3
Virtual PHY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.1
Virtual PHY Auto-Negotiation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.1.1
97
7.3.1.2
7.3.1.3
Virtual PHY Pause Flow Control .....................................................................................................................................................................
98
7.3.2
Virtual PHY Resets. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.2.1
Virtual PHY Software Reset via RESET_CTL ................................................................................................................................................
7.3.2.2
Virtual PHY Software Reset via VPHY_BASIC_CTRL ...................................................................................................................................
7.3.2.3
Virtual PHY Software Reset via PMT_CTRL ..................................................................................................................................................
Chapter 8 Host Bus Interface (HBI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
8.1 Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
8.2 Host Memory Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
8.3 Host Data Bus. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
8.3.1 16-Bit Bus Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
8.3.2 16-Bit Bus Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
8.4 Host Endianess. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
8.5 Host Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
8.5.1 Special Situations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
8.5.1.1 Reset Ending During a Read Cycle ..............................................................................................................................................................
102
8.5.1.2 Reset Ending Between Halves of a 16-Bit Read Pair ...................................................................................................................................
8.5.1.3 Writes Following a Reset ..............................................................................................................................................................................
8.5.2 Special Restrictions on Back-to Back Write-Read Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.5.3 Special Restrictions on Back-to-Back Read Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
106
8.5.4
PIO Reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
107
8.5.5
PIO Burst Reads. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
108
8.5.6 RX Data FIFO Direct PIO Reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
109
8.5.7 RX Data FIFO Direct PIO Burst Reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
110
8.5.8
PIO Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
111
8.5.9 TX Data FIFO Direct PIO Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
112
SMSC LAN9311/LAN9311i
5
Revision 1.4 (08-19-08)
DATASHEET
