Chapter 17 Appendices

 

 

 

 

Bit Symbol /Initial Value /Description

 

 

Page

Address

Register

Bit 7

Bit 6

Bit 5

Bit 4

Bit 3

Bit 2

Bit 1

Bit 7

 

 

 

TM7BCL7

TM7BCL6

TM7BCL5

TM7BCL4

TM7BCL3

TM7BCL2

TM7BCL1

TM7BCL0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VII - 7

X'3F70'

TM7BCL

 

 

Timer 7 Binary Counter Lower 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TM7BCH7

TM7BCH6

TM7BCH5

TM7BCH4

TM7BCH3

TM7BCH2

TM7BCH1

TM7BCH0

 

X'3F71'

TM7BCH

 

 

 

 

 

 

 

 

 

 

 

 

VII - 7

 

 

Timer 7 Binary Counter Upper 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TM7OC1L7

TM7OC1L6

TM7OC1L5

TM7OC1L4

TM7OC1L3

TM7OC1L2

TM7OC1L1

TM7OC1L0

 

X'3F72'

TM7OC1L

 

 

 

 

 

 

 

 

 

 

 

 

VII - 5

 

 

Timer 7 Output Compare Register 1 Lower 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TM7OC1H7

TM7OC1H6

TM7OC1H5

TM7OC1H4

TM7OC1H3

TM7OC1H2

TM7OC1H1

TM7OC1H0

 

X'3F73'

TM7OC1H

 

 

 

 

 

 

 

 

 

 

 

 

VII - 5

 

 

Timer 7 Output Compare Register 1 Upper 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TM7PR1L7

TM7PR1L6

TM7PR1L5

TM7PR1L4

TM7PR1L3

TM7PR1L2

TM7PR1L1

TM7PR1L0

 

X'3F74'

TM7PR1L

 

 

 

 

 

 

 

 

 

 

 

 

VII - 6

 

 

Timer 7 Preset Register 1 Lower 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TM7PR1H7

TM7PR1H6

TM7PR1H5

TM7PR1H4

TM7PR1H3

TM7PR1H2

TM7PR1H1

TM7PR1H0

 

X'3F75'

TM7PR1H

 

 

 

 

 

 

 

 

 

 

 

 

VII - 6

 

 

Timer 7 Preset Register 1 Upper 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TM7ICL7

TM7ICL6

TM7ICL5

TM7ICL4

TM7ICL3

TM7ICL2

TM7ICL1

TM7ICL0

 

X'3F76'

TM7ICL

 

 

 

 

 

 

 

 

 

 

 

 

VII - 7

 

 

Timer 7 Input Capture Register Lower 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TM7ICH7

TM7ICH6

TM7ICH5

TM7ICH4

TM7ICH3

TM7ICH2

TM7ICH1

TM7ICH0

 

X'3F77'

TM7ICH

 

 

 

 

 

 

 

 

 

 

 

 

VII - 7

 

 

Timer 7 Input Capture Register Upper 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Reserved

Reserved

TM7CL

TM7EN

TM7PS1

TM7PS0

TM7CK1

TM7CK0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X'3F78'

TM7MD1

Set Always

Set Always

Timer 7

Timer 7

Timer 7 Count Clock

Timer 7 Clock Source

VII - 8

 

 

to "0"

to "0"

Output Reset

CountControl

Selection

Selection

 

 

 

Control

 

 

 

T7ICEDG

T7PWMSL

TM7BCR

TM7PWM

TM7IRS1

T7ICEN

T7ICT1

T7ICT0

 

X'3F79'

TM7MD2

 

 

 

 

 

 

 

 

 

 

 

 

VII - 9

Capture Trigger

PWM Mode

Clear Factor

Timer 7 Output

Timer 7 Interrupt

Enable Capture

Timer 7 Capture Trigger

 

 

Edge Selection

Selection

Selection

Selection

Factor Selection

Operation

Selection

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TM7OC2L7

TM7OC2L6

TM7OC2L5

TM7OC2L4

TM7OC2L3

TM7OC2L2

TM7OC2L1

TM7OC2L0

 

X'3F7A'

TM7OC2L

 

 

 

 

 

 

 

 

 

 

 

 

VII - 5

 

 

Timer 7 Output Compare Register 2 Lower 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

TM7OC2H7

TM7OC2H6

TM7OC2H5

TM7OC2H4

TM7OC2H3

TM7OC2H2

TM7OC2H1

TM7OC2H0

 

X'3F7B'

TM7OC2H

 

 

 

 

 

 

 

 

VII - 5

 

 

Timer 7 Output Compare Register 2 Upper 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TM7PR2L7

TM7PR2L6

TM7PR2L5

TM7PR2L4

TM7PR2L3

TM7PR2L2

TM7PR2L1

TM7PR2L0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X'3F7C'

TM7PR2L

 

 

Timer 7 Preset Register 2 Lower 8 Bits

 

 

VII - 6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TM7PR2H7

TM7PR2H6

TM7PR2H5

TM7PR2H4

TM7PR2H3

TM7PR2H2

TM7PR2H1

TM7PR2H0

 

X'3F7D'

TM7PR2H

 

 

 

 

 

 

 

 

 

 

 

 

VII - 6

 

 

Timer 7 Preset Register 2 Upper 8 Bits

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

-

-

P1CNT5

P1CNT4

P1CNT3

P1CNT2

P1CNT1

P1CNT0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X'3F7E'

P1TCNT

 

 

P14 Output Data Control

P12 Output Data Control

P10 Output Data Control

IV - 15

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

-

-

-

 

-

 

-

 

NF4EN

NF3EN

NF2EN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X'3F8D'

NFCTR1

 

 

 

 

 

 

 

 

IRQ4 Noise

IRQ3 Noise

IRQ2 Noise

III - 44

 

 

 

 

 

 

 

 

 

 

Filter Enable

Filter Enable

Filter Enable

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P21IM

NF1SCK1

NF1SCK0

NF1EN

-

 

NF0SCK1

NF0SCK0

NF0EN

 

X'3F8E'

NFCTR0

 

 

 

 

 

 

 

 

 

 

 

 

 

ACZ Input

IRQ1 Noise Filter

IRQ1 Noise

 

 

IRQ0 Noise Filter

IRQ0 Noise

III - 43

 

 

Enable Flag

Sampling Period Selection

Filter Enable

 

 

Sampling Period Selection

Filter Enable

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

-

-

Reserved

EDGSEL4

EDGSEL3

EDGSEL2

EDGSEL1

EDGSEL0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X'3F8F'

EDGDT

 

 

Set Always

IRQ4 Both Edge

IRQ3 Both Edge

IRQ2 Both Edge

IRQ1 Both Edge

IRQ0 Both Edge

III - 45

 

 

 

 

to "0"

Specification

Specification

Specification

Specification

Specification

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RXBUF07

RXBUF06

RXBUF05

 

RXBUF04

 

RXBUF03

 

RXBUF02

 

RXBUF01

RXBUF00

 

X'3F90'

RXBUF0

 

 

 

 

 

 

 

 

 

 

 

 

XI - 7

 

 

Serial Interface 0 Data Reception Buffer

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

XVII - 10 Special Function Registers List

Page 510
Image 510
Panasonic MN101C77C, F77G user manual Xvii 10 Special Function Registers List