SMSC LAN9420, LAN9420i manual 5

Single-Chip Ethernet Controller with HP Auto-MDIX Support and PCI Interface
Datasheet
3.6.6	Parallel Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	71
3.6.6.1	Re-startingAuto-negotiation ..........................................................................................	71
3.6.6.2	Disabling Auto-negotiation .............................................................................................	71
3.6.6.3	Half vs. Full-Duplex........................................................................................................	72
3.6.7	HP Auto-MDIX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	72
3.6.8	PHY Power-Down Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	72
3.6.8.1	General Power-Down.....................................................................................................	72
3.6.8.2	Energy Detect Power-Down...........................................................................................	73
3.6.9	PHY Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	73
3.6.9.1 PHY Soft Reset via PMT_CTRL bit 10 (PHY_RST).......................................................		73
3.6.9.2 PHY Soft Reset via PHY Basic Control Register bit 15 (PHY Reg. 0.15) ......................		73
3.6.10	Required Ethernet Magnetics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	73
3.6.11	PHY Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	73
3.7 Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .		73
3.7.1	Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	73
3.7.2	Related External Signals and Power Supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	74
3.7.3	Device Clocking. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	75
3.7.4	Power States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	75
3.7.4.1 G3 State (Mechanical Off) .............................................................................................		75
3.7.4.1.1 Power Management Events in G3 .................................................................................................		75
3.7.4.1.2 Exiting the G3 State..................................................................................................		76
3.7.4.2	D0UNINTIALIZED State (D0U)......................................................................................	76
3.7.4.2.1 Exiting the D0U State................................................................................................		76
3.7.4.3	D0ACTIVE State (D0A)..................................................................................................	76
3.7.4.3.1 Power Management Events in D0A...............................................................................................		76
3.7.4.3.2 Exiting the D0A State................................................................................................		77
3.7.4.4	The D3HOT State ..........................................................................................................	77
3.7.4.4.1 Power Management Events in D3HOT..........................................................................................		77
3.7.4.4.2 Exiting the D3HOT State...........................................................................................		77
3.7.4.5	The D3COLD State........................................................................................................	78
3.7.4.5.1 Power Management Events in D3COLD .......................................................................................		78
3.7.4.5.2 Exiting the D3COLD State ........................................................................................		78
3.7.5	Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	79
3.7.5.1	PHY Resets ...................................................................................................................	80
3.7.6	Detecting Power Management Events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .	80
3.7.6.1 Enabling Wakeup Frame Wake Events .........................................................................		81
3.7.7	Enabling Link Status Change (Energy Detect) Wake Events . . . . . . . . . . . . . . . . . . . . .	81

Chapter 4 Register Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

4.1 Register Nomenclature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 4.2 System Control and Status Registers (SCSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 4.2.1 ID and Revision (ID_REV). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 4.2.2 Interrupt Control Register (INT_CTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 4.2.3 Interrupt Status Register (INT_STS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 4.2.4 Interrupt Configuration Register (INT_CFG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 4.2.5 General Purpose Input/Output Configuration Register (GPIO_CFG) . . . . . . . . . . . . . . . 92 4.2.6 General Purpose Timer Configuration Register (GPT_CFG) . . . . . . . . . . . . . . . . . . . . . 94 4.2.7 General Purpose Timer Current Count Register (GPT_CNT) . . . . . . . . . . . . . . . . . . . . . 95 4.2.8 Bus Master Bridge Configuration Register (BUS_CFG) . . . . . . . . . . . . . . . . . . . . . . . . . 96 4.2.9 Power Management Control Register (PMT_CTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97 4.2.10 Free Run Counter (FREE_RUN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 4.2.11 EEPROM Command Register (E2P_CMD). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 4.2.12 EEPROM Data Register (E2P_DATA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

4.3 DMAC Control and Status Registers (DCSR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 4.3.1 Bus Mode Register (BUS_MODE). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

SMSC LAN9420/LAN9420i	5	Revision 1.22 (09-25-08)
	DATASHEET