APPENDIX A <REFERENCE> EXTERNAL DEVICE INTERFACE TIMINGS

DRAM: 60ns, CPU: 33MHz, random read/write cycle

 

 

 

 

 

 

 

 

 

 

tRC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RAS cycle

 

 

 

CAS cycle

 

 

RAS precharge

 

BCLK

 

 

2

 

 

 

 

 

 

2

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A[11:0]

 

ROW #1

 

 

COL #1

 

 

 

 

 

ROW #2

tRAD

tRAH tASC

tASR tRAS tRP

#RAS

tRCD tCAS

#CAS

#RD

tRAC

tOAC

tAA

tCAC

 

 

 

tOFF

 

 

RD data

D[15:0](RD)

tWP

#WE

tDS tDH

D[15:0](WR)

WR data

DRAM: 60ns, CPU: 33MHz, page-mode read/write cycle

 

 

 

tPC

 

 

RAS cycle

CAS cycle

CAS cycle

RAS precharge

 

2

2

2

2

BCLK

 

 

 

 

A[11:0]

ROW #1

COL #1

COL #2

 

 

 

tRAS

 

 

#RAS

 

 

 

 

 

 

 

tCP

 

#CAS

 

 

 

 

#RD

 

 

 

 

 

 

 

tACP

 

D[15:0](RD)

 

 

 

 

 

 

RD data

 

RD data

#WE

 

 

 

 

D[15:0](WR)

 

WR data

WR data

 

DRAM: 60ns, CPU: 33MHz, CAS-before-RAS refresh cycle

 

RPC delay

 

 

 

Fixed

 

 

Refresh RAS pulse width

 

 

 

RAS precharge

 

 

 

1

 

 

 

 

 

1

 

 

 

 

 

3

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

BCLK

tRAS

#RAS

tRPC tCSR tCHR

#CAS

S1C33210 PRODUCT PART

EPSON

A-97