4

PERIPHERAL CIRCUITS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Register name

Address

Bit

Name

Function

 

 

 

 

 

Setting

 

Init.

R/W

Remarks

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Areas 6–4

004812A

DF–E

reserved

 

 

 

 

 

 

 

 

0 when being read.

 

set-up register

(HW)

DD

A6DF1

Area 6

A6DF[1:0]

 

Number of cycles

1

R/W

 

 

 

 

DC

A6DF0

output disable delay time

1

 

 

1

 

 

 

 

3.5

1

 

 

 

 

 

 

 

 

1

 

 

0

 

 

 

 

2.5

 

 

 

 

 

 

 

 

 

0

 

 

1

 

 

 

 

1.5

 

 

 

 

 

 

 

 

 

0

 

 

0

 

 

 

 

0.5

 

 

 

 

 

 

DB

reserved

 

 

 

 

 

 

 

 

0 when being read.

 

 

 

DA

A6WT2

Area 6 wait control

A6WT[2:0]

 

 

 

Wait cycles

1

R/W

 

 

 

 

D9

A6WT1

 

1

 

1

1

 

 

 

 

7

1

 

 

 

 

 

D8

A6WT0

 

1

 

1

0

 

 

 

 

6

1

 

 

 

 

 

 

 

 

1

 

0

1

 

 

 

 

5

 

 

 

 

 

 

 

 

 

1

 

0

0

 

 

 

 

4

 

 

 

 

 

 

 

 

 

0

 

1

1

 

 

 

 

3

 

 

 

 

 

 

 

 

 

0

 

1

0

 

 

 

 

2

 

 

 

 

 

 

 

 

 

0

 

0

1

 

 

 

 

1

 

 

 

 

 

 

 

 

 

0

 

0

0

 

 

 

 

0

 

 

 

 

 

 

D7

reserved

 

 

 

 

 

 

 

 

0 when being read.

 

 

 

D6

A5SZ

Areas 5–4 device size selection

1

8 bits

 

 

 

 

0

16 bits

0

R/W

 

 

 

 

D5

A5DF1

Areas 5–4

A5DF[1:0]

 

Number of cycles

1

R/W

 

 

 

 

D4

A5DF0

output disable delay time

1

 

 

1

 

 

 

 

3.5

1

 

 

 

 

 

 

 

 

1

 

 

0

 

 

 

 

2.5

 

 

 

 

 

 

 

 

 

0

 

 

1

 

 

 

 

1.5

 

 

 

 

 

 

 

 

 

0

 

 

0

 

 

 

 

0.5

 

 

 

 

 

 

D3

reserved

 

 

 

 

 

 

 

 

 

 

0 when being read.

 

 

 

D2

A5WT2

Areas 5–4 wait control

A5WT[2:0]

 

 

 

Wait cycles

1

R/W

 

 

 

 

D1

A5WT1

 

1

 

1

1

 

 

 

 

7

1

 

 

 

 

 

D0

A5WT0

 

1

 

1

0

 

 

 

 

6

1

 

 

 

 

 

 

 

 

1

 

0

1

 

 

 

 

5

 

 

 

 

 

 

 

 

 

1

 

0

0

 

 

 

 

4

 

 

 

 

 

 

 

 

 

0

 

1

1

 

 

 

 

3

 

 

 

 

 

 

 

 

 

0

 

1

0

 

 

 

 

2

 

 

 

 

 

 

 

 

 

0

 

0

1

 

 

 

 

1

 

 

 

 

 

 

 

 

 

0

 

0

0

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TTBR write

004812D

D7

TBRP7

TTBR register write protect

Writing 01011001(0x59)

0

W

Undefined in read.

 

protect register

(B)

D6

TBRP6

 

removes the TTBR (0x48134)

0

 

 

 

 

 

D5

TBRP5

 

write protection.

 

 

0

 

 

 

 

 

D4

TBRP4

 

Writing other data sets the

0

 

 

 

 

 

D3

TBRP3

 

write protection.

 

 

0

 

 

 

 

 

D2

TBRP2

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

D1

TBRP1

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

D0

TBRP0

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Bus control

004812E

DF

RBCLK

BCLK output control

1

Fixed at H

 

0

Enabled

0

R/W

 

 

register

(HW)

DE

reserved

 

 

 

 

 

 

 

 

0

Writing 1 not allowed.

 

 

 

DD

RBST8

Burst ROM burst mode selection

1

8-successive

 

0

4-successive

0

R/W

 

 

 

 

DC

REDO

DRAM page mode selection

1

EDO

 

 

 

 

0

Fast page

0

R/W

 

 

 

 

DB

RCA1

Column address size selection

RCA[1:0]

 

 

 

 

Size

0

R/W

 

 

 

 

DA

RCA0

 

1

 

 

1

 

 

 

 

11

0

 

 

 

 

 

 

 

 

1

 

 

0

 

 

 

 

10

 

 

 

 

 

 

 

 

 

0

 

 

1

 

 

 

 

9

 

 

 

 

 

 

 

 

 

0

 

 

0

 

 

 

 

8

 

 

 

 

 

 

D9

RPC2

Refresh enable

1

Enabled

 

 

 

0

Disabled

0

R/W

 

 

 

 

D8

RPC1

Refresh method selection

1

Self-refresh

 

0

CBR-refresh

0

R/W

 

 

 

 

D7

RPC0

Refresh RPC delay setup

1

2.0

 

 

 

 

0

1.0

0

R/W

 

 

 

 

D6

RRA1

Refresh RAS pulse width

RRA[1:0]

 

Number of cycles

0

R/W

 

 

 

 

D5

RRA0

selection

1

 

 

1

 

 

 

 

5

0

 

 

 

 

 

 

 

 

1

 

 

0

 

 

 

 

4

 

 

 

 

 

 

 

 

 

0

 

 

1

 

 

 

 

3

 

 

 

 

 

 

 

 

 

0

 

 

0

 

 

 

 

2

 

 

 

 

 

 

D4

reserved

 

 

 

 

 

 

 

 

0

Writing 1 not allowed.

 

 

 

D3

SBUSST

External interface method selection

1

#BSL

 

 

 

 

0

A0

0

R/W

 

 

 

 

D2

SEMAS

External bus master setup

1

Existing

 

 

 

0

Nonexistent

0

R/W

 

 

 

 

D1

SEPD

External power-down control

1

Enabled

 

 

 

0

Disabled

0

R/W

 

 

 

 

D0

SWAITE

#WAIT enable

1

Enabled

 

 

 

0

Disabled

0

R/W

 

 

S1C33210 PRODUCT PART

EPSON

A-39